Выбор цифрового сигнального процессора

Обновлено: 06.07.2024

Уровень развития технологической базы оказывает определяющее влияние на успехи в развитии все более отчетливо выделяющегося направления электронной индустрии — производства цифровых сигнальных процессоров — ЦСП (Digital Signal Processor — DSP). В русскоязычной литературе встречается равнозначная аббревиатура ЦПОС — цифровой процессор обработки сигналов. Какое из двух сокращений приживется — покажет время. Но оба они определяют основную суть данного изделия — высокоэффективная обработка сигналов, представленных в цифровой форме. Необходимость появления специализированных процессоров для обработки сигналов (часто в реальном масштабе времени) была вызвана, с одной стороны, недостаточной эффективностью традиционных микропроцессоров, а с другой стороны, их определенной избыточностью при решении достаточно узкого класса задач (особенно при реализации встроенных систем). Временем появления первого ЦСП принято считать 1982 год, когда компания Texas Instruments (TI) начала выпуск кристаллов TMS32010, имевших рекордную для того времени производительность в несколько MIPS (миллионов инструкций в секунду). Вскоре о производстве ЦСП заявили также фирмы Analog Devices, Motorola, AT&T (Lucent Technologies) и некоторые другие. Первые ЦСП создавались при использовании технологических норм около 1,2 мкм и в большинстве случаев предназначались для применения в военной индустрии. Но по мере развития технологии, вследствие совершенствования архитектуры ЦСП и сокращения их стоимости область применения сигнальных процессоров существенно расширилась и охватывает сегодня весь спектр приложений, где требуется высокопроизводительная обработка больших массивов данных.

Говоря об игроках рынка ЦСП, следует подчеркнуть, что за рамками данной статьи остаются многие достаточно известные компании (например, Samsung), имеющие в своих портфелях производимой продукции цифровые сигнальные процессоры. Таких компаний достаточно много, но принадлежащая им доля рынка столь невелика, что они не в состоянии сколько-нибудь серьезно влиять на процессы развития рынка в целом. Действительно, по данным журнала DataQuest, около 95 % мирового рынка ЦСП принадлежало в 1999 году четырем ведущим производителям. Общепризнанным лидером по объему продаж является компания Texas Instruments, которая за последние три года увеличила свою долю с

45 % до 48 %. Продукция компании хорошо известна в России и представлена как западными дистрибьюторами, работающими на российском рынке, так и отечественной компанией СКАНТИ-Рус (), являющейся прямым бизнес-партнером TI в России.

Производителем номер два на мировом рынке ЦСП является компания Lucent Technologies, бывшее подразделение компании AT&T. Имея около 28 % мирового объема продаж, компания мало известна в России, во многом благодаря тому, что выпускаемые ею ЦСП имеют достаточно узкую специализацию под конкретные телекоммуникационные приложения и не поставляются на массовый рынок. Авторам неизвестны дистрибьюторы, продающие ЦСП Lucent Technologies в России.На третьем месте по объему продаж в 1999 году находилась компания Analog Devices (ADI) с 13 % рынка. Компания известна своей агрессивной политикой и добилась определенных успехов в конкуренции с TI на российском рынке, где активно работают два российских дистрибьютора — фирмы «Аргуссофт» () и «Автекс» (). ЦСП производства ADI особенно эффективны при вычислениях с плавающей запятой и при построении многопроцессорных систем. Их архитектура будет рассмотрена более подробно.

Компания Motorola в 1999 году имела около 12 % рынка ЦСП, идя вплотную за ADI. В России компания представлена официальными западными дистрибьюторами и российской компанией «Гамма» (). ЦСП компании Motorola имеют ряд интересных особенностей и будут рассмотрены в данной статье.

Процессоры компаннии Texas Instruments

Три платформы ЦСП Texas Instruments — TMS320 `С2000,`C5000 и `C6000 призваны перекрыть весь диапазон возможных применений, предоставляя самые широкие возможности выбора по критерию «производительность/стоимость/потребляемая мощность» (рис. 1 — журнал Strategic DSP Platform Product Guide 2/00). В рамках каждой платформы существуют программно совместимые семейства ЦСП, отличающиеся технологией изготовления кремния. Это серийно выпускаемые семейства TMS320C24xx, TMS320C54xx, TMS320C62xx и TMS320C67xx, а также объявленные весной 2000 года семейства TMS320C28xx, TMS320C55xx и TMS320C64xx.

Платформа `С2000 предназначена для решения задач управления и для разработки встроенных приложений, отличается развитой периферией ЦСП и невысокой стоимостью. Сегодня серийно выпускается семейство 16-разрядных ЦСП TMS320C24xx, основные параметры процессоров которого приведены в табл. 1. Данные ЦСП оптимизированы под цифровое управление электродвигателем, так как имеют в своем составе, помимо стандартных периферийных устройств, встроенное АЦП (до 16 каналов с временем выборки до 500 нс), а также специализированный модуль менеджера событий (до 10 устройств сравнения, до 16 ШИМ, до 6 устройств захвата и до 4 квадратурных кодировщиков).

Процессоры Analog Devices Inc. (ADI)

ЦСП ADI представлены на рынке тремя семействами (рис. 5):

ADSP-218x, ADSP-219x — 16-разрядные процессоры с фиксированной точкой.
ADSP-21xxxSHARC — 32-разрядные процессоры, выполненные по модифицированной Гарвардской архитектуре SHARC.
TigerSHARC (TS10xxx) — Процессоры, использующие статическую суперскалярную архитектуру TigerSHARC.

В ближайшем будущем планируется создание четвертого поколения процессоров, оптимизированных по энергопотреблению. Все процессоры внутри семейств полностью совместимы программно и частично совместимы аппаратно (pin-to-pin).

Семейство 16-разрядных ЦСП ADSP218x имеет единое вычислительное ядро, включающее 16-разрядное АЛУ, 32-разрядный регистр сдвига и 40-разрядный умножитель/ аккумулятор. Эти устройства объединены между собой 16-разрядной шиной данных и 24-разрядной шиной программ. Узким местом с точки зрения повышения производительности является 14-разрядная внутренняя шина адреса. Быстродействие данных процессоров варьируется в диапазоне от 33 до 52 МГц. Объем ОЗУ от 4 К до 48 К слов, питание осуществляется от источников 5 В, 3,3 В, 2,5 В. Процессоры имеют удобный интерфейс поддержки прямого доступа к внутренней памяти, два последовательных синхронных порта, обеспечивающих работу с временным разделением 24- или 32- канальными фреймами. Все процессоры имеют интерфейс JTAG. Удобным средством ознакомления с процессором ADSP218x является аппаратно-программный комплект EZKIT Lite. Набор демонстрационных программ, ассемблер, линкер, С-компилятор позволяют в короткие сроки освоить принципы программирования.

В семействе процессоров ADSP-219x изменена архитектура вычислительного ядра, что позволило увеличить производительность до 300 MIPS. Перспективы развития этого семейства представлены на рис. 6. Более подробную информацию о семействе можно получить в журнале «Компоненты и технологии» № 3 за 2000 год.

В семействе SHARC все процессоры содержат следующие основные устройства:

вычислительное ядро; двухпортовое статическое ОЗУ; процессоры ввода/вывода; шина данных и команд. ЦСП этого семейства выполнены по Гарвардской архитектуре и оптимизированы для приложений типа распознавания речи, профессиональной высококачественной обработки звука, управления электродвигателями, телефонии, включая мобильную телефонию, аппаратуры сетевого анализа, сетевой инфраструктуры и беспроводной связи. Основными направлениями развития семейства являются дальнейшее увеличение производительности и снижение удельного энергопотребления (рис. 7). Первое направление привело к созданию семейства TigerSHARC, второе — ADSP211xx.

Основные представители последнего семейства и их характеристики представлены в табл. 5.

Название	Описание
ADSP-21161 Low-cost SHARC	100 МГЦ, 600 MFLOPs, 3.3 V, 32/40 бит с плавающей точкой
ADSP-21160M SHARC	100 МГц, 600 MFLOPs, 3,3 V с плавающей точкой
ADSP-21165L Low-cost SHARC	60 МГц, 180 MFLOPs, 3,3 V с плавающей точкой
ADSP-21161L SHARC	44 МГц, 150 MFLOPs, 3,3 V с плавающей точкой
ADSP-21161 SHARC	50 МГц, 150 MFLOPs, 5 V с плавающей точкой
ADSP-21160L SHARC	50 МГц, 150 MFLOPs, 3.3 V с плавающей точкой
ADSP-21162L SHARC	40 МГц, 120 MFLOPs, 3.3 V с плавающей точкой
ADSP-21160 SHARC	40 МГц, 120 MFLOPs, 5 V с плавающей точкой
ADSP-21162 SHARC	40 МГц, 120 MFLOPs, 5 V с плавающей точкой

Появление этого семейства отражает курс Analog Devices на снижение стоимости своей продукции. Выполняя до 600 млн операций с плавающей запятой в секунду, ADSP-211хх стоят в России относительно недорого, что делает их привлекательными для разработчиков.

Ядро ADSP2106xx поддерживает параллельную обработку в одной команде для 32-разрядных данных с фиксированной и плавающей точкой. На чипе имеется встроенная двухпортовая оперативная память емкостью 1 Мбит. Память имеет важную особенность: в зависимости от требований определенного приложения можно изменять количественные соотношения между памятью данных и памятью команд.

Для создания многопроцессорных систем на чипе имеются специальные интерфейсы мультиобработки. С их помощью можно создать глобальную общедоступную в пределах системы память и подключить до шести SHARC ЦСП без необходимости использования каких-либо внешних схем. К особенностям многопроцессорной системы относятся: возможность использования до шести SHARC-процессоров; link-порты для массивов 2D & 3D; распределенный арбитраж шины; объединенная область памяти; link-порты, обеспечивающие скорость ввода/вывода до 600 Мбайт/с; внешний порт — 528 Мбайт/с.

Компанией ADI разработаны однокристальные многопроцессорные системы, в частности состоящие из четырех процессоров — Quad DSP. Их основные характеристики приведены в табл. 6.

TigerSHARC ™: новый класс ЦСП от Analog Devices

Широкий диапазон приложений ЦСП в области телекоммуникаций предусматривает выполнение объемных задач обработки сигнала и требует самого высокого быстродействия. Новые серверные модемы, базовые станции сети мобильной связи, антенные фазированные решетки — вот лишь несколько тому примеров. Для решения рассмотренных задач специалисты ADI разработали ЦСП TigerSHARC™. В этом изделии удачно сочетаются достоинства различных архитектур (рис. 8). Параллелизм уровня команды определен до времени выполнения и кодируется в программе. Это обеспечивает 2 млрд MAC-операций в секунду при тактовой частоте 250 МГц, внутренняя пропускная способность памяти для данных и команд при этом составляет 12 Гбайт/с.

Представителем этого семейства является ADSP-TS001. В одном чипе объединено шесть мегабитов SRAM, ядро с фиксированной и плавающей точкой, четыре двунаправленных порта связи со скоростью передачи 600 Мбайт/с, 64-разрядный внешний порт, четырнадцать каналов прямого доступа к памяти и 128 регистров общего назначения.

Для приложений крупного масштаба, которые требуют многопроцессорных систем ЦСП, ADI применила свою патентованную технологию порта связи, допуская прямые подключения «чип к чипу» без потребности в сложной внешней схеме.

TigerSHARC DSP имеет статическую суперскалярную архитектуру. Под этим понимается множество аспектов обычных суперскалярных процессоров, включая архитектуру загрузки/хранения, предсказание перехода и большой регистровый файл.

Процессоры фирмы Motorola

ЦСП фирмы Motorola представлены тремя семействами 16-, 24- и 32-разрядных процессоров.

16-разрядные процессоры семейства DSP56600 объединяют в себе два ядра: процессор ЦОС и микроконтроллер с RISC-архитектурой. Производительность ЦСП составляет 25 MIPS на частоте 20 МГц. В составе вычислительного ядра имеется умножитель-аккумулятор 16X16 и два 36-разрядных аккумулятора. Семейство DSP5660x имеет производительность до 60 MIPS на частоте 60 МГц. Процессоры данного семейства находят применение в цифровых АТС, автоответчиках и других устройствах, требующих подобного уровня производительности.

24-разрядные процессоры представлены семейством DSP5600x. Производительность данных процессоров составляет более 30 MIPS при частоте 60 МГц. 24-разрядные регистры процессора и 56-разрядный аккумулятор практически снимают ограничения на динамический диапазон алгоритмов ЦОС.

Семейство DSP5630x выполнено на базе ядра DSP56300 производительностью 66/80/100 MIPS на частотах соответственно 66/80/100 МГц. Семейство программно и аппаратно совместимо с процессорами DSP56000.

32-разрядные процессоры с плавающей точкой DSP96000 поддерживают стандарт IEEE 754. Производительность семейства составляет 60 MFLOPS на частоте 40 МГц. Оно ориентировано на приложения, связанные с обработкой изображений, томографией, радиолокацией и др.

В сентябре 2000 года фирма представила новый ЦСП, ориентированный на профессиональную работу со звуковыми приложениями — DSP56367. Основной идеей его создания является снижение энергопотребления и увеличение производительности при сохранении архитектуры памяти и периферии. При производительности 150 MIPS процессор непосредственно поддерживает основные аудиостандарты (Dolby Digital®, DTS, MPEG2 Multichannel и AAC, и DVD-audio). Другие стандарты (subwoofer management, soundfield effects, 3D virtual surrounds, equalization, THX+Surround EX™, DTS-ES, Prologic II, and Pacific Microsonics HDCD) поддерживаются при 100 MIPS. Энергопотребление ЦСП составляет 0,6-0,4 mA/MIPS для напряжений питания 1,8–1,5 В соответственно. В перспективе компания планирует снизить напряжение питания до 1,0 В.

Фирма работает в направлении совершенствования своего успешного гибрида ЦСП и микроконтроллера — DSP56800. Новое семейство DSP56800E, сохранив программную и аппаратную совместимость, имеет расширенное адресное пространство, увеличенную производительность и более низкое энергопотребление.

Совместно с компанией Lucent Technologies 18 сентября 2000 г. было анонсировано новое вычислительное ядро — StarCore. На его основе выпущен ЦСП — MSC8101. В первую очередь обращает на себя внимание высокая производительность (1200 MMACS или 3000 RISC MIPS), достаточно большой объем памяти — 512 Kбайт (256 K 16-разрядных слов), высокопроизводительная интерфейсная шина (100 МГц, 64- и 32-разрядная) и наличие специального сопроцессора для фильтрации (3000 MHz Enhanced Filter Coprocessor — EFCOP).

Подробную информацию, касающуюся семейства процессоров DSP56000, можно найти в учебном пособии «Цифровые процессоры обработки сигналов фирмы Motorola» (Москва–Дюссельдорф–Киев 2000).

Процессоры фирмы Lucent Technologies

Свой первый ЦСП Lucent Technologies создала в 1979 году. Сегодня Lucent занимает второе место после TI по объему продаж ЦСП (28 %). В России продукция этой фирмы малоизвестна, так как распространяется не через дистрибьюторов, а поступает напрямую к производителям конечного оборудования (ОЕМ). Фирма лидирует в области процессоров для реализации модемов базовых станций сотовой связи. Кроме того, Lucent обеспечивает ЦСП многие другие приложения связи типа пейджеров, цифровых автоответчиков, мобильных телефонов, цифровых радио и др.

Процессоры с плавающей точкой — DSP32C — характеризуются временем выполнения команд 50–80 нс и объемом встроенной памяти RAM 1,5–2 К.

Процессоры с фиксированной точкой более разнообразны. Их основные характеристики представлены в табл. 7.

Процессоры второго поколения — DSP16xxx содержат в составе ядра сдвоенный умножитель-аккумулятор и 32-разрядное встроенное ОЗУ объемом 64 К*16. Область применения — базовые станции цифровой сотовой связи и модемные пулы. Таблица 8 характеристик процессоров позволяет оценить выигрыш от их использования.

К сожалению, использовать преимущества ЦСП Lucent Technologies в России не удается ввиду специфики политики продаж компании.

В заключение хочется сказать о том, что время, когда ЦСП активно внедрятся во все области повседневной жизни, уже пришло. Сегодня российским разработчикам доступны самые передовые компоненты и средства отладки. Их применение позволяет создавать устройства, еще вчера казавшиеся фантастическими. Например, уже уходит в небытие механический кассетный магнитофон. Ему на замену спешит MP3-плейер на базе ЦСП и флэш-памяти, позволяющий воспроизводить до 4 часов музыки, полученной через Интернет. Эти устройства еще дороги, и в России рынок для них невелик, но за ними будущее. Одна болгарская фирма сумела разработать самый дешевый вариант такого устройства и успешно продает его на Западе, предлагая в России свой вариант заказного ЦСП. Если не работать сегодня над созданием подобных приборов, завтра рынок окажется занятым. Еще один пример. Существует постоянный спрос на устройства коррекции слуха. С учетом микропотребления современных ЦСП на их основе можно создавать миниатюрные слуховые аппараты, облегчающие жизнь огромному числу людей. При этом не исключено, что по своим показателям они могут оказаться вполне конкурентоспособными по отношению к лучшим зарубежным образцам.

В ряде областей работы уже ведутся. Cуществует масса примеров создания отечественных электронных устройств, превосходящих по параметрам западные аналоги. Это вселяет оптимизм и веру в то, что, несмотря на технологические, экономические, организационные и другие трудности российские инженеры смогут внести свою лепту в процесс создания высокотехнологичного общества будущего. И помогут им в этом ЦСП ведущих мировых производителей.

DSP-процессоры: назначение и особенности

Большинство из нас в повседневной жизни постоянно сталкивается с различными компьютерными системами: процессорами общего назначения (general-purpose, в основном x86) в ноутбуках и рабочих станциях, их мощными многоядерными версиями в датацентрах, мобильными процессорами в телефонах, многочисленными контроллерами в бытовой технике и на транспорте. Но помимо всех упомянутых вариантов есть ещё одно важное, хотя и редко упоминаемое семейство: цифровые сигнальные процессоры, чаще именуемые Digital Signal Processors или просто DSP.

Именно DSP решают задачи обработки больших объёмов информации в реальном времени, возникающие при передаче данных (звонков и мобильного Интернета) в мобильных сетях, обработке фотографий и восстановлению звука. Даже в топовых телефонах вся эта работа выполняется не на мощных ARM-ядрах, а на специализированных DSP.

В этой статье будет кратко изложена история DSP, их отличие от процессоров общего назначения, особенности их архитектуры, а также будет подробно рассказано о способах оптимизации кода.

История

Первые DSP появились в 1970-х годах. Эти процессоры стали логичным развитием специализированных аналогово-цифровых устройств, предназначенных для обработки речи, прежде всего её кодирования и фильтрации (прорыв в соответствующих научно-технических отраслях стал возможен благодаря спросу на эти технологии в годы Второй Мировой войны). Трудоемкость и сложность разработки устройств под каждую возникающую задачу, а также успехи в развитии электронной базы (широкое распространение технологии MOSFET) и математических алгоритмов (БПФ, цифровая фильтрация) привели к возможности создания универсальных, т.е. программируемых, цифровых процессоров, которые могли быть с помощью программ адаптированы для широкого класса задач. Адаптируемость на практике означала снижение стоимости разработок, сокращение времени выхода на рынок (time-to-market), возможность послепродажного обновления алгоритма для устранения ошибок, возможность поддержки новых требований пользователей. Во многих случаях эти возможности с лихвой компенсировали ухудшение производительности по сравнению со специальными ускорителями.

Из-за необходимости обработки в реальном времени и экономии электроэнергии DSP сильно отличались от процессоров общего назначения. В каком-то смысле они были первым примером программируемых вычислительных ускорителей, т.е. процессоров, максимально эффективно решающих определённый класс задач.

Преимущества DSP

Чем же именно отличаются DSP от обычных мощных процессоров общего назначения, особенно таких мощных как Intel Xeon или Cortex-A, и почему процессоры общего назначения не используют для обработки сигналов? Чтобы ответить на этот вопрос посмотрим на топологию современного процессора от Intel.

Из рисунка мы видим, что значительная часть площади кристалла отводится не под вычислительные ресурсы, а под сложную логику определения зависимостей, спекулятивного исполнения (out-of-order speculative execution) и составления расписания (scheduling). В сумме накладные расходы приводят к тому, что “КПД” процессора, т.е. энергия, затрачиваемая на выполнение реальных вычислений, составляет менее 1%:

While a simple arithmetic operation requires around 0.5–20 pJ, modern cores spend about 2000 pJ to schedule it.

Conventional multicore processors consume 157–707 times more energy than customized hardware designs.

(из статьи “Rise and Fall of Dark Silicon”, приведённой в списке литературы).

Чтобы сделать сравнение более конкретным, возьмём мощный процессор общего назначения от Intel и мощный DSP фирмы Texas Instruments (например Skylake Xeon Platinum 8180M и TMS320C6713BZDP300):

параллелизмом. Выбор того или иного процессора многокритериальная задача. Для задач, требующих выполнения интенсивного обмена с внешними устройствами, предпочтительнее использовать процессоры Texas Instruments [15], обладающие высокоскоростными интерфейсными подсистемами.

Компания Motorola является лидером по объему производства сигнальных микропроцессоров, большую часть которых составляют дешевые и достаточно производительные 16- и 24-разрядные микропроцессоры с фиксированной точкой. На практике наиболее широкое распространение получили алгоритмы БПФ по основанию 2.

Эти алгоритмы ориентированы, прежде всего, на сведение к минимуму числа операций умножения. Но с появлением векторных процессоров этот критерий становится несущественным. Напротив, число одновременно выполняемых умножений главным образом определяет производительность процессора. Поэтому возникает вопрос о распараллеливании вычислений и реализации алгоритмов БПФ с более высокими основаниями и их возможными комбинациями.

Как известно в стандарте DVB-T для режима 8к предусмотрена длительность полезного интервала Т_и = 896 мкс. Считаем длину защитного интервала 1/4Т_G и тогда время передачи символа будет составлять:

Общее время передачи символа с учетом задержки:

Время, за которое микропроцессор должен преобразовать сигнал из временной области в частотную область – Т_U = 896 мкс. Определим общее количество операций сложения - умножения, за время Т_U.

Требуемое число операций комплексных сложений:

Требуемое число операций комплексных умножений:

Общее число операций:

Пусть ЦСП требуется две r = 2 инструкции для выполнения одной комплексной операции, а, так же введем коэффициент запаса k =1.3 для учета служебных операций на переадресацию памяти, обработки прерываний и других второстепенных нагрузок на процессор. Тогда минимально необходимая частота MIPS (Million Instructions Per Second - миллион команд в секунду):

Каждый из символов OFDM подвергается следующим преобразованиям:

1. Сопоставление модуляционного символа на основе текущего кода и приоритета потока.

2. Нормирование элементов.

3. Вставка пилот сигналов с целью синхронизации и канальной компенсации в приемнике.

Можно предположить, что на каждый символ потребуемся около 20 операций сложения - умножения. Тогда общее количество выполняемых действий будет:

Также необходимы как минимум 4 интерфейса ввода вывода, и возможность подключения внешней ОЗУ или ПЗУ. Также желательно иметь как минимум один таймер, наличие двух MAC - (сложение + умножение) конвейеров для возможности расчета одной бабочки ОБПФ за один такт, иметь быстро перестраиваемый конвейер. Общая разрядность ЦСП должна быть не менее 32, а хранение чисел внутри ОЗУ микропроцессора - с фиксированной точкой для выполнения мультипликативных операций с необходимой точностью. Это не все, но основные требования, которым должен отвечать ЦСП в канальном кодеке системы. Учитывая выше перечисленные требования и расчеты был выбран Цифровой Сигнальный Процессор TMS320C6713B. Его параметры:

· Выполнение восьми 32-битных команд за цикл

· Тактовая частота 300-, 225-, 200-МГц (GDP и ZDP), а также 225-, 200-, 167-МГц(РУР)

· Время выполнения команды 3.3, 4.4, 5, 6 не

· Производительность 2400/1800, 1800/1350, 1600/1200 и 1336/1000 MIPS/MFLOPS

· Восемь независимых функциональных блоков:

· Два АЛУ (фиксированная точка)

· Четыре АЛУ (плавающая и фиксированная точка)

· Два умножителя (плавающая и фиксированная точка)

· 32 32-битных регистра общего назначения

· Уплотнение команд в памяти снижает размер кода

· Поддержка всех команд условного перехода

· Особенности системы команд

· Наследование команд IEEE 754 одинарная и двойная точность

· Насыщение; извлечение битового поля, установка, сброс; подсчет контрольной суммы; нормализация

· Архитектура памяти L1/L2

· 4 КБ кэш-память программ L1Р (прямое отображение)

· 4 КБ кэш-память данных L1D (двухассоциативный доступ)

· 256 КБ памяти L2: 64 КБ объединенного ОЗУ/кэш и 192 КБ дополнительного ОЗУ

• Прямой (Little Endian) и обратный (Big Endian) порядок следования байт

• 32-разрядный интерфейс внешней памяти (EMIF)

• Непосредственное подключение к SRAM, EPROM, Flash, SBSRAM и SDRAM

• 512 МБ общего адресуемого пространства внешней памяти

• Контроллер расширенного прямого доступа к памяти (EDMA) (16 раздельных каналов)

• 16-разрядный хост-порт интерфейс (HPI)

• Две раздельных зоны синхронизации в каждом блоке (1 зона передачи и 1 зона приема)

• Восемь выводов последовательных данных на каждый порт: индивидуальная конфигурация работы с любой зоной синхронизации

Каждая зона синхронизации содержит:

• Программируемый тактовый генератор

• Программируемый генератор сигнала кадровой синхронизации

• TDM-потоки с 2-32 временными интервалами

• Размер посылки: 8, 12, 16, 20, 24, 28, 32 бит

• Форматировщик данных для манипуляции над битами

• Поддержка формата 12S и подобных ему

• Встроенный передатчик цифрового аудиоинтерфейса (DIT) поддерживает:

• До 16 выводов для передачи

• Нахождение и исправление ошибок

• Два шинных интерфейса I2C с интерфейсами Multi-Maser и Slave

• Два многоканальных буферизованных последовательных порта:

• Последовательный интерфейс SPI

• Высокоскоростной интерфейс TDM

• Два 32-битных таймера общего назначения

• Специальный модуль ввода-вывода с 16 выводами (возможность работы в качестве входов внешних прерываний)

• Модуль тактового генератора на основе конфигурируемой схемы

Технология 0.13 мкм с 6-уровневой медной металлизацией К МОП-технология

В питание периферии, 1.2 В питание ядра (GDP/ZDP/ PYP) 3.3 В питание периферии, 1.4В питание ядра (GDP/ZDP) [300 МГц]

Рисунок 17 - Функциональная схема ЦСП

ЦСП имеет следующие периферийные устройства:

1. EMIF - интерфейс со внешней памятью. Предоставляет 8,16,32 разрядный интерфейс к разнообразным устройствам;

2. Многоканальный буферизованный последовательный порт McBSP. Предоставляет последовательный интерфейс для приема/передачи данных. Простое и эффективное решение для связи с последовательными линиями связи.

3. Шина расширения. Многофункциональная 32 - разрядная шина;

4. Таймеры- 32 битные многофункциональные, управляемые устройства, служащие в том числе и для управления периферией.

5. PLL - множитель частоты внутренней шины.

6. Логику управления питанием

7. Внутреннюю 2-х канальную память.

8. Систему управления загрузкой.

9. Выбор компонентов:

1. EMIF - интерфейс с внешней памятью. Выберем микросхему для хранения данных при загрузке.

Сформулируем основные требования:

а) 16 разрядная шина и поддержка 32 разрядный данных.

б) По возможности, однополярное питание

в) Объем данных должен быть не менее 256 Мбайт, соответствующий объему памяти внутренней памяти для программ.

в) По возможности, низкое время доступа к данным для ускорения загрузки.

г) CMOS технология .

(Аббревиатура CMOS(KMOn) расшифровывается как Complement Metal Oxide Semiconductor (комплементарная структура метал окисел полупроводника) - это одна из технологий изготовления микросхем. Электронное запоминающее устройство, для которого характерна высокая плотность размещения элементов и малое потребление энергии).

Сформулированным требованиям отвечает микросхема компании AMIC Technology A29L400[10].

2. Многоканальный буферизованный последовательный порт McBSP. Для ввода данных с приоритетного и неприоритетного каналов по последовательной шине можно использовать два из трех последовательных порта Последовательные порты позволяют производить:

• Независимая фрагментация и синхронизация при приеме/передаче

• Прямой интерфейс для АЦП/ЦАП/многих АС97 кодеков

Данные передаются через выходы DX, DR синхронизирующая информация о частоте импульсов и кадров для приема и передачи передается по CLKS, CLKX, CLKR, FSX, FSR.

Данные приема записываются в приемный 32 разрядный регистр сдвига и копируются в буферный регистр. После заполнения буферного регистра, CPU или DMA контроллер копируют данные в память и освобождают буфер. Полный элемент может включать 8, 12, 16, 20, 24 бит

32 элемента составляют кадр.

Выберем внешнюю синхронизацию CLKR и FSR. Частота CLKR будет составлять = 36.57МГц и равняется примерно одной восьмой рабочей

Количество разрядов = 10.

Период импульса кадра равен десяти (количество разрядов = 10) периодам импульсов.

По импульсу кадра данные из буфера будут считываться DMA и размещаться в памяти ЦСП.

Всего потребуется два последовательных порта для приоритетного и неприоритетного канала

3.Таймер.Таймер незаменим, когда необходимо добиться синхронной работы внешних устройств. Он используется в следующих случаях:

-Разнообразные действия во времени

Счетчик управляется тремя регистрами CTL, PRD, CNT (соответственно управляющий, задающий период и счетчик) предназначенные для выставления необходимого периода, длительности и задержки синхроимпульсов.

Счетчик работает с частотой процессора. При каждом возрастании синхросигнала он прибавляет определенное значение. Как только он достигнет своего установленного максимального значения, он обнуляется и начинает цикл заново. Требуется генерирование прямоугольных импульсов с частотой:

4. Буферизованная память FIFO.

Многие преобразователи данных (ЦАП, АЦП) не могут быть напрямую подключены к ЦСП из - за разных скоростей передачи данных. FIFO (first in - first out, первым пришел - первым обслужен) являются хорошим решением данной проблемы. Они способны накапливать определенное количество данных для последующего считывания их другой стороной, что более эффективно чем одиночные операции чтения / записи. Принцип работы FIFO заключается в независимом чтении и записи из памяти двух устройств с разной опорной частотой, при этом один массив памяти не влияет на другой. Также происходит координация работы микросхемы при помощи информационных

флагов, сообщающие о наличии данных для чтения или записи. Современные FIFO не требуют подключения элементарной логики при работе с ЦСП.

Рабочая частота процессора F_CPU = 500 МГц. Частота шины данных F_data= 36.57 МГц. Общий объем выходных данных, за цикл составляет:

Правильное, русское название у него "Цифровой сигнальный процессор" (от англ. Digital Signal Processor, DSP, цифровой процессор обработки сигналов (ЦПОС) — специализированный микропроцессор, предназначенный для обработки оцифрованных сигналов (обычно, в режиме реального времени)

Так давайте попробуем разобраться, зачем нужна эта временная коррекция, которая может управлять задержками на каждом канале. Но для начала давайте представим себе салон автомобиля, со всеми его характеристиками, неправильной формой (отличной от куба, которым является обычная комната), своим АЧХ (Амплитудно-частотная характеристика). И вот в этой «неправильной» среде звук распространяется не так как в обычной жилой комнате, часть его искажается, часть поглощается деталями салона. В итоге мы практически слышим не совсем то, что излучают динамики.

Немаловажным также является расположение слушателя относительно динамиков – как правило, в автомобиле слушатель (водитель, к примеру) находится не по центру и совсем на разных расстояниях от динамиков, что также вносит свои изменения в звучание, ведь один динамик звучит громче и напористее, так как находится ближе, а второй не так напористо и громко, ведь находится дальше от слушателя.

DSP-процессоры принципиально отличаются от микропроцессоров, образующих центральный процессор настольного компьютера. По роду своей деятельности центральному процессору приходится выполнять объединяющие функции. Он должен управлять работой различных компонентов аппаратного обеспечения компьютера, таких как дисководы, графические дисплеи и сетевой интерфейс, с тем чтобы обеспечить их согласованную работу.

Это означает, что центральные процессоры настольных компьютеров имеют сложную архитектуру, поскольку должны поддерживать такие базовые функции, как защита памяти, целочисленная арифметика, операции с плавающей запятой и обработка векторной графики.

В итоге типичный современный центральный процессор поддерживает несколько сот команд, которые обеспечивают выполнение всех этих функций. Следовательно, нужен модуль декодирования команд, который позволял бы реализовывать сложный словарь команд, а также множество интегральных схем. Они, собственно, и должны выполнять действия, определяемые командами. Иными словами, типичный процессор в настольном компьютере содержит десятки миллионов транзисторов.

DSP-процессор, напротив, должен быть «узким специалистом». Его единственная задача — изменять поток цифровых сигналов, и делать это быстро. DSP-процессор состоит главным образом из высокоскоростных аппаратных схем, выполняющих арифметические функции и манипулирующих битами, оптимизированных с тем, чтобы быстро изменять большие объемы данных.

Процессорная магнитола. Зачем?

И вот для того, что бы получить правильную звуковую сцену, в столь «не правильных» условиях и существует звуковые процессоры и процессорные магнитолы. Они позволяют очень виртуозно управлять звуковой сценой, смещать ее в любую сторону. Задержки же позволяют нивелировать «не правильное» размещение динамиков и форму салона. Задержки длятся миллисекунды, но они способны значительно сместить звуковую сцену, чем и пользуются профессионалы; в своих системах они способны «слить» весь звук со всех сторон в точке слушателя, где не ощущается ни «отдельности» сабвуфера, ни напора ближнего динамика.

1. Возможно настройка отличной звуковой сцены, добиться которой в беспроцессорном варианте тяжело.

2. Множество регулировок звуковой сцены.

3. Наличие приличного эквалайзера, с помощью которого можно отлично порезать сигнал на полосы.

Читайте также: