Lvds что это в ноутбуке

Обновлено: 03.07.2024

В предыдущей части статьи были рассмотрены общие принципы работы LVDS-канала, его составные части и общие параметры. Сейчас мы продолжим описание рекомендаций по разработке LVDS-интерфейсов. Общие требования и требования к топологии печатных плат были описаны ранее. Теперь приведем рекомендации для оставшихся составных частей LVDS-канала — разъемов и соединительных кабелей.

Кабели

Соединительные кабели являются важной частью LVDS-канала. От их параметров во многом зависит скорость и надежность передачи данных. При выборе кабеля желательно соблюдать ряд рекомендаций. Всегда надо помнить, что кабель и соединительные разъемы должны образовывать согласованную систему передачи с дифференциальным сопротивлением, максимально приближенным к 100 Ом. Для передачи дифференциального интерфейса LVDS желательно использовать сбалансированные симметричные кабели типа витой пары. Такие кабели позволяют достичь лучшего качества передаваемого сигнала за счет постоянного сопротивления и идентичности влияния внешних наводок, которые подавляются на приемном конце, на витую пару. Кроме того, симметричные пары имеют меньшее излучение, что благоприятно сказывается как на общем уровне наводок системы, так и на качестве передачи за счет снижения уровня перекрестных наводок.

Стандартом LVDS тип и параметры кабеля и соединителей жестко не регламентируются. Однако в нем есть ссылки на сопутствующие документы, определяющие требования к параметрам кабеля, разъемов, разбивки по контактам и т. п.

Выбор типа кабеля во многом зависит от требуемой дальности и скорости передачи. На дистанциях до 0,5 м. подходят практически все типы кабелей. С соблюдением ряда требований, которые будут раскрыты ниже, можно использовать недорогие и популярные плоские кабели (шлейфы) и распространенные в портативных устройствах ленточные кабели.

Плоский кабель (шлейф), хотя и не является идеальным решением для высокоскоростных интерфейсов, однако имеет реальное применение. Для плоского кабеля рекомендации просты и очевидны из рисунка 8. Сигнальные линии одной дифференциальной пары должны располагаться рядом. Между разными парами помещается разделительный заземленный провод. Не рекомендуется располагать сигнальные линии крайними — для них должно быть сделано обрамление из заземленных проводов. Общая рекомендация — кабель желательно поместить в заземленный экран.

При использовании ленточного кабеля следует соблюдать те же правила, что и для согласованной линии на печатной плате (рис. 6, a).

На дистанциях от 0,5 до 10 м. очень хорошо зарекомендовали себя широко используемые недорогие и доступные кабели типа витая пара — CAT3, CAT5 и CAT5Plus. Получаемые с использованием таких кабелей параметры линии позволяют передавать данные с удовлетворением всех требований стандарта по одной паре со скоростью до 400 Мбит/c на расстояние до 10 м. В качестве примера приведем данные по разбросу фронтов для неэкранированного кабеля CAT5.

Как видно из рисунка 9, графики дрожания фронтов для разной длины кабеля расположены близко друг от друга и практически параллельны. Очевидно, что для согласованной симметричной линии качество мало зависит от длины линии, а в гораздо большей степени от ее частотных параметров, в данном случае граничной частоты.

Теперь рассмотрим доступность таких кабелей. Кабель типа CAT5 — тот самый кабель, который применяется при построении сетей Ethernet и содержит пять витых пар. Он имеется в продаже и стоит около 0,3 $ за метр. Если по одной паре можно обеспечить передачу на скорости до 400 Мбит/c, то скорость передачи по пяти парам эквивалентна практически 2 Гбит/c на расстояние 10 м. Это данные для базового типа кабеля CAT5 с параметрами, определенными до 100 МГц, а ведь уже существуют кабели CAT5+ с параметрами, определенными до 350 МГц, и кабели типа CAT6. Последний тип кабелей выпускается во всевозможных модификациях с экранированием и без, также для различных условий эксплуатации. Его использование также подразумевает наличие разнообразного и массово выпускаемого ассортимента разъемов и сопутствующих монтажных материалов и инструментов, а также наличие наработанных решений по разводке и монтажу.

Еще одним менее распространенным, но применяемым в скоростных решениях является попарно экранированный (twin-ax) кабель (рис. 10)

Рис. 10. Структура попарно экранированного (twin-ax) кабеля

Он обеспечивает большее разделение пар и лучшие условия передачи, что позволяет достигать предельно возможных для стандарта значений скорости, дальности и надежности передачи.

Приведенные данные касаются кабеля, который является важной, но одной из составляющих LVDS-канала. Следует помнить, что и остальные части — разводка платы и разъемы, должны быть выдержаны в рамках требований стандарта.

Разъемы

При построении LVDS-линков можно использовать различные типы соединительных разъемов. Конкретный тип разъема определяется требуемыми параметрами линии, скоростью передачи и типом используемого кабеля.

Необходимо учитывать, что LVDS — скоростной интерфейс, использующий достаточно высокие частоты, и поэтому требуется выбирать соответствующие разъемы. Рекомендуется группировать пары LVDS-линий для уменьшения как внешних наводок на LVDS- канал, так и электромагнитных излучений. LVDS — дифференциальный интерфейс, и оба его провода должны располагаться в максимально идентичных условиях.

Далее отметим характерную именно для LVDS особенность выбора расположения сигнальных линий на контактах разъема — различные выводы разъемов могут иметь различную длину, что приводит к потенциальным искажениям LVDS-сигнала, как показано на рис. 11. При построении LVDS-линий, особенно скоростных, рекомендуется выбирать для проводов одной пары максимально идентичные по длине выводы.

Рис. 11. Расположение LVDS-линий на контактах разъема

На разъеме (см. рис. 11) LVDS-линии расположены правильно, а на нижнем разница в длине выводов разъема может вызвать потенциальные искажения. В настоящее время существуют даже специально разработанные для LVDS разъемы, у которых выводы разбиты на пары и разделены экранирующими контактами. На рис. 12 показан пример такого разъема, выпускаемого фирмой TERADYNE.

Как иллюстрацию влияния приведенных выше правил приведем пример тестовых испытаний, проведенных фирмой AMP для своих разъемов серии MICTOR. При этом тестировании проводились оценки взаимовлияния LVDS-пар при различном взаимном расположении их на разъеме. На рис. 13 показаны три варианта расположения LVDS-пар на разъеме.

Рис.13. Три варианта расположения LVDS- линий на разъеме:

a — рекомендованное расположение

б — две пары не разделены экраном

в — максимально уплотненные пары

Для каждого из трех случаев измерялся уровень взаимных наводок на ближнем и дальнем конце кабеля, которые и показаны на рис. 14. При этом на соседние пары подавались сигналы со сдвигом 0,05 нс амплитудой 400 мВ и временем нарастания/спада (1/9) 0,25 нс.

На рис. 14, а показаны уровни наводок на ближнем и на рис. 14, б — на дальнем конце кабеля. Красным цветом выделена кривая дифференциального шума для случая расположения LVDS-линий, как показано на рис. 13, а; зеленым цветом — для случая показанного на рис. 13, б; синим цветом — на рис. 13, в.

Из графиков видно, что несоблюдение рекомендаций по расположению и экранированию LVDS- линков увеличивает уровень перекрестных наводок в несколько раз, это существенно снижает возможную скорость передачи данных по каналу.

Подача и снятие потока данных

Еще одним из факторов, определяющих быстродействие LVDS-интерфейса, а также одной из проблем разработки скоростных каналов является проблема подвода потока данных, как правило, по-обычному TTL или LVTTL-интерфейсу к LVDS-передатчику. Для решения этой проблемы уже выработан ряд технологических приемов. Во-первых, наборы для построения LVDS-каналов строятся уже не на базе отдельных LVDS-передатчиков, а на базе микросхем сериалайзеров — параллельно-последовательных преобразователей, преобразующих сигналы от нескольких параллельно подводимых линий в один высокоскоростной LVDS-канал. На приемном конце, в свою очередь, устанавливается десериалайзер — чип обратного преобразования из последовательного канала в параллельный. Использование, например, 10-разрядного сериалайзера позволяет при канале со скоростью 622 Мбит/c снизить частоту подводимых данных до 62,2 МГц, что вполне приемлемо с точки зрения использования TTL-интерфейса.

Еще одним вариантом решения проблемы подачи и снятия данных для LVDS является интеграция LVDS-приемников и передатчиков непосредственно в состав устройств источников и приемников данных. Так, производитель программируемой логики фирма Xilinx интегрирует в состав FPGA последних семейств определенное количество LVDS-портов. Такой вариант имеет и еще одно функциональное преимущество: сочетание в одном корпусе программируемой логики и LVDS-интерфейсов позволяет легко выполнять построение LVDS-каналов требуемой архитектуры, скорости и типа внешнего интерфейса.

Шинные LVDS-решения

Кроме передачи точка — точка, топология интерфейса LVDS предусматривает еще ряд возможных топологий, показанных на рис. 15.На рис. 15, a показана базовая топология точка — точка, которую мы уже рассматривали ранее. На одну линию можно подключить не один, а несколько приемников при одном LVDS-передатчике и получить топологию точка — многоточка (multidrop), показанную на рис. 15, б. При этом линия терминируется на одном приемном конце.

Рис. 15. Возможные топологии LVDS-канала

a — точка — точка (point-to-point)

b — точка — многоточка (multidrop)

c — шинная топология (multipoint)

Возможность подключения на одну пару нескольких приемников и нескольких передатчиков позволяет организовывать на базе LVDS-стандарта шинные решения с использованием всех его преимуществ. На рис. 15, в, каждая линия шины представляет собой согласованную 100-омную линию с терминаторами на концах. На эту линию подключается несколько LVDS-приемников и несколько LVDS-передатчиков. При таком включении по одной паре LVDS возможна организация двухстороннего полудуплексного канала, то есть в каждый момент времени активен только один из передатчиков. Для удобства построения шин выпускаются микросхемы, которые включают в себя и передатчик и приемник для каждой пары внешних LVDS-выводов.

Применение LVDS

Рассмотрев особенности построения самих LVDS-каналов, приведем несколько конкретных примеров LVDS-решений.

Скоростной многоканальный LVDS-линк на базе FPGA Virtex-E фирмы Xilinx

Для примера приведем структуру построения скоростного 622 Мб/с LVDS-канала на базе ПЛИС Xilinx серии Virtex-E. Особенностью данного примера является передача параллельного потока данных, непосредственно между ПЛИС Xilinx с использованием встроенных LVDS-приемопередатчиков.

Рис. 16. Построение законченного LVDS-канала из двух каналов данных по 622Мбит/c и одного тактового сигнала

На рис. 16 показана схема построения законченного LVDS-канала из двух каналов данных по 622 Мбит/c и одного тактового сигнала частотой 311 МГц. При передаче используются оба фронта тактового сигнала. Задержки сигнала такта и данных одинаковы, поскольку эти сигналы генерируются одинаковыми мультиплексорами. Терминирование передатчиков со стороны источника приводит уровни в полное соответствие со стандартом LVDS и согласует выходы с используемой в данном примере 50-омной несимметричной или 100-омной симметричной линией. Параллельные терминаторы на приемном конце в соответствии со стандартом LVDS представляют собой 100-омные резисторы (рис. 17).

Для обеспечения лучших условий приема тактовый сигнал задерживается на 1,1 нс с использованием специальной разводки платы или дополнительного внешнего буфера с соответствующей задержкой.

На приемном конце сигнал принимается дифференциальными LVDS-приемниками и подается на триггеры, которые защелкивают данные по принятому тактовому сигналу частотой 311 МГц.

Отметим, что использование такой высокой скорости передачи требует весьма тщательного подхода к выполнению схемы и к разводке печатной платы.

Благодаря своим высоким характеристикам интерфейс LVDS находит все большее применение в бюджетных разработках. Все большей популярностью пользуются наборы решений для замены параллельных TTL-линий высокоскоростным последовательным LVDS-каналом. Примером такого решения может служить набор MuxIt, выпускаемый Texas Instruments. Набор включает в себя три микросхемы:

передатчик сериалайзер SN65LVDS151;
приемник десериалайзер SN65 LVDS152;
умножитель частоты SN65LVDS150.

На рис. 18 приведен простейший базовый вариант структуры системы на базе набора MuxIt.

Рис. 18. Базовый вариант структуры канала на базе набора MuxIt

На приемном конце канала данные по принятому высокочастотному тактовому сигналу загружаются в сдвиговый регистр приемника SN65LVDS152, где приводятся к параллельному виду и выдаются на параллельные выходы данных D0 — D9. Принятый тактовый сигнал также используется умножителем частоты SN65LVDS150 для восстановления исходного низкочастотного тактового сигнала.Компоненты набора MuxIt образуют законченное решение для преобразования параллельной шины в LVDS-канал и обратно.

Показанная на рис. 18 конфигурация компонентов набора является простейшей базовой, но не единственной возможной конфигурацией канала. Умножитель частоты допускает коэффициент умножения до 40, что позволяет последовательно объединять в один канал до 4 сериалайзеров, преобразуя в один последовательный канал 40-разрядную параллельную шину. Кроме того, возможно параллельное подключение нескольких сериалайзеров и десериалайзеров для образования единого более скоростного линка с несколькими каналами данных и одним тактовым каналом. Сочетание параллельного и последовательного подключения элементов набора позволяет подобрать оптимальную конфигурацию системы для получения оптимального сочетания пропускной способности канала и количества линий передачи.Компоненты набора MuxIt могут поддерживать и многоточечный шинный режим работы.

Существуют и одночиповые решения, рассчитанные на фиксированную конфигурацию LVDS-канала. Примером такой пары для передачи точка — точка до 28 параллельных линий по пяти LVDS-каналам может служить пара из передатчика/сериалайзера SN65LVDS93 и приемника/десериалайзера SN65LVDS94.

Совместно эти две микросхемы образуют канал со скоростью передачи до 1,82 Гбит/c (именно 1,82 Гигабита в секунду, то есть 227,5 Мегабайта в секунду). При этом входная тактовая частота параллельной шины может достигать 65 МГц. Микросхемы SN54LVDS93/94 используют питание напряжением 3,3 В, но при этом их входы являются совместимыми с уровнями TTL- логики 0,5 В. Типичная потребляемая мощность в рабочем режиме составляет около 250 мВт.

Еще одним интересным решением по интеграции LVDS-каналов является предлагаемый TI набор из одиночных LVDS-приемника и LVDS-передатчика, каждый из которых выпускается в корпусе SOT-23, — SN65LVDS1/ S2/T2 (рис. 20).

Основные параметры передатчика:

возможность горячего подключения;
скорость обмена до 630 Мбит/с;
типичная потребляемая мощность на частоте 200 МГц составляет 25 мВт;
задержка передачи сигнала 1,7 нс;
5В-совместимые входы.

Основные параметры приемника:

встроенный терминирующий резистор на 100 Ом;
защита от обрывов по входу;
скорость обмена до 400 Мбит/с;
время задержки распространения сигнала — 1,7 нс.

Приемник и передатчик этой серии представляют собой законченные узлы, которые позволяют преобразовать к LVDS любую, даже одиночную линию.

Привет! Достаточно часто приходят на ремонт ноутбуки с проблемами вывода изображения на дисплей. Естественно нельзя списать все поломки связанные с выводом изображения исключительно на LVDS или EDP интерфейс. Но разобравшись и поняв принцип работы этого интерфейса, проверив его работу путем несложных измерений. Можно значительно упростить общую диагностику и снизить время, а также стоимость ремонта, исключив ошибочную покупку деталей. Для начала разберемся с теорией, что это вообще за интерфейс, кто придумал, как работает и в чем разница с более новым EDP интерфейсом.

Теория.

Что значит дифференциальная? Дифференциальная передача означает, что сигнал идет не в виде положительного напряжения относительно земли, а относительно инверсии самого себя на соседнем проводнике. Разница между проводниками пары и есть сигнал. Такой способ передачи показал наибольшую помехоустойчивость на больших скоростях передачи данных. Причем максимальное синфазное напряжение обычно 1.3V, что позволяет использовать LVDS во многих интегральных микросхемах, печатных платах, шлейфах с низким рабочим напряжением.

Диагностика и ремонт LVDS интерфейса матрицы ноутбука, на практике.

Питающие напряжения.

Разобравшись с принципом работы шины данных LVDS, EDP и их отличием, далее расскажу об основных питающих напряжениях на примере матрицы AUO B156XW02.

Наиболее часто в ноутбуках для обеспечения работы дисплея используется условно 3 типа питающего напряжения:

Управляющие сигналы.

К управляющим сигналам можно отнести:

SM шину по которой читается микросхема EDID (обычно это контакты CLK_EDID и DAT_EDID).
Управление подсветкой это ее включение\выключение сигналом VLED_EN и уровень яркости подсветки VPWM_EN.

Яркость подсветки управляется шим сигналом (VPWM_EN). Уровень его напряжения составляет диапазон от 2.1V до 5.5V. А управление яркостью подсветки осуществляется изменением скважности импульсного сигнала. Отсутствие данного сигнала приводит к отключению подсветки.

Последовательность запуска.

Измерения.

Используя данные диаграммы представленной выше, можно понять последовательность запуска матрицы. Но стоит уточнить один момент, отсутствие напряжения VEDID и чтения микросхемы EDID приводит к отсутствию всех напряжений, и сигналов. Так как, системная плата не считала прошивку панели или матрицы. Исключением может быть напряжение VLED, для работы подсветки дисплея.

Если напряжение VEDID присутствует, микросхема EDID читается (обмен на CLK_EDID и DAT_EDID) а напряжение VDD отсутствует. Это свидетельствует о неверной микропрограмме записанной в матрице (EDID) или неисправной системной плате ноутбука, например узел формирования VDD.

В случае отсутствия чтения EDID. При наличии напряжения VEDID и отсутствии обрывов CLK_EDID и DAT_EDID. Скорее всего виновником поломки является видеопроцессор или видеочип на системной плате ноутбука, реже конвертер видеосигнала EDP-LVDS и другие микросхемы отвечающие за вывод видеосигнала. Все зависит от конкретной реализации системной платы.

1.2-1.3V и сопротивление относительно земли не менее 1 mOhm. Встречаются отклонения, но понятно, что скажем сопротивление в 200 Ohm на линиях данных недопустимо, это свидетельствует о поломке.

И всегда, в диагностике и ремонте необходимо отталкиваться от особенностей реализации схемы системной платы и дисплея, по возможности разумеется.

Конвертеры и переключатели видеосигнала.

Заключение.

В заключение из всего рассказанного выше, хочется напомнить, что данный материал носит ознакомительный характер и совсем не руководство к действиям. Думаю, эта статья поможет интересующимся и остановит от нежелательных действий безрассудно поверивших в свои силы. Расскажет об общих объемах работ и знаний, необходимых для выполнения ремонта ноутбуков с поломками связанными с выводом изображения.

Ставьте лайки, делайте репосты, подписывайтесь на мою группу вконтакте для получения актуальных постов. Спасибо за уделенное моей статье время, очень надеюсь что был полезен! Всем счастья!

Низковольтная дифференциальная передача сигналов (англ. low-voltage differential signaling или LVDS) — способ передачи электрических сигналов, позволяющий передавать информацию на высоких частотах при помощи дешёвых соединений на основе медной витой пары. Стандарт разрабатывался и продвигался компанией Texas Instruments. Начиная с 1994 года низковольтная дифференциальная передача сигналов используется в компьютерной индустрии, где нашла широкое применение для создания высокоскоростных компьютерных сетей и компьютерных шин.

Отличия от несимметричной передачи сигналов
При дифференциальной передаче для передачи одного сигнала используется дифференциальная пара (сигналов); это означает, что передающая сторона подаёт на проводники пары различные уровни напряжения, которые сравниваются на приёмной стороне: для декодирования информации используется разница напряжений на проводниках пары. Передатчик направляет небольшой ток (порядка 3,5 мА) в один из сигнальных проводников, в зависимости от того, какой логический уровень надо передать. На приёмной стороне ток проходит через резистор сопротивлением 100—120 Ом (равным волновому сопротивлению кабеля для уменьшения отраженного сигнала) и возвращается к отправителю сигнала по другому проводнику, образуя таким образом замкнутую электрическую цепь. В соответствии с законом Ома напряжение на резисторе будет составлять около 350 мВ. Принимающая сторона определяет полярность этого напряжения для того, чтобы определить логический уровень. Такой тип передачи называется токовая петля.

Небольшая амплитуда сигнала LVDS, а также высокая электромагнитная связь проводов дифференциальной пары друг с другом позволяют уменьшить излучаемые вовне помехи и рассеиваемую мощность.

LVDS — не единственная используемая дифференциальная система. Но она остается единственной, сочетающей в себе высокие скорости и небольшое рассеивание энергии.
LVDS используется в таких компьютерных шинах как HyperTransport, FireWire, USB 3.0, PCI Express, DVI, Serial ATA, SAS и RapidIO, а так же интерфейс LVDS на текущий момент времени является самым распространенным интерфейсом из всех используемых в мониторах настольного типа и в матрицах для ноутбуков. По сравнению с TMDS, интерфейсом LVDS обеспечивается более высокая пропускная способность, что и привело к тому, что LVDS, фактически, стал стандартом внешнего интерфейса для современной LCD-панели.

LVDS способен передавать до 24 битов информации за один пиксельный такт, что соответствует режиму True Color (16.7 млн. цветов). При этом исходный поток параллельных данных (18 бит или 24 бита) конвертируется в 4 дифференциальные пары последовательных сигналов с умножением исходной частоты в семь раз. Тактовая частота передается по отдельной дифференциальной паре. Уровни рабочих сигналов составляют 345 мВ, выходной ток передатчика имеет величину от 2.47 до 4.54 мА, а стандартная нагрузка равна 100 Ом. Данный интерфейс позволяет обеспечить надежную передачу данных с полосой пропускания свыше 455 МГц без искажений на расстояние до нескольких метров.

Трансмиттер LVDS состоит из четырех 7-разрядных сдвиговых регистров, умножителя частоты и выходных дифференциальных усилителей

Достаточно часто в литературе, в документации и на схемах можно встретить и несколько другое обозначение сигналов интерфейса LVDS. Так, в частности, широко применяется такое обозначение, как RX0+/-, RX1+/-, RX2+/-, RX3+/- и RXC+/-.

7-разрядный параллельный код загружается в сдвиговые регистры трансмиттера по стробирующему сигналу, вырабатываемому внутренней управляющей логикой трансмиттера. После загрузки начинается поочередное «выталкивание» битов на соответствующую дифференциальную линию, и этот процесс тактируется сигналом 7xCLK.

Таким образом, на каждой из четырех дифференциальных линий данных (Y0P/YOM, Y1P/Y1M, Y2P/Y2M, Y3P/Y3M ) формируется 7-разрядный последовательный код, передаваемый синхронно с тактовыми сигналами на линии CLKP/CLKM.

Обратное преобразование последовательного кода в параллельный осуществляется ресивером, входящим в состав LCD-панели, а поэтому вполне естественно, что ресивер, фактически, является зеркальным отражением трансмиттера.

- сигнал строчной синхронизации (HSYNC);

- сигнал кадровой синхронизации (VSYNC);

- сигнал разрешения данных (DE).

Эти управляющие сигналы также передаются по дифференциальным каналам, предназначенным для передачи данных, т.е. по линиям YnP/YnM. Таким образом, существует два варианта формата данных, передаваемых на LCD-матрицу.

Итак, стандартный вариант распределения входных сигналов трансмиттера между его сдвиговыми регистрами представлен на рис

В принципе, интерфейс LVDS может использоваться для передачи любых цифровых данных, о чем говорит широкое применение LVDS в телекоммуникационной отрасли. Однако, все-таки, наибольшее распространение он получил именно как дисплейный интерфейс. Для увеличения пропускной способности этого интерфейса, компания разработчик (National Semiconductor) расширила интерфейс LVDS и удвоила количество дифференциальных пар, используемых для передачи данных, т.е. теперь их стало восемь

Это расширение получило название LDI – LVDS Display Interface. Кроме того, в спецификации LDI улучшен баланс линий по постоянному току за счет введения избыточного кодирования, а стробирование производится каждым фронтом такового сигнала (что позволяет вдвое повысить объем передаваемых данных без увеличения тактовой частоты). LDI поддерживает скорость передачи данных до 112 МГц. В документации данная спецификация встречается также и под наименованием OpenLDITM, а в массах специалистов отклик в душе нашел термин «двухканальный LVDS».

Использование одноканального или двухканального LVDS определяется такими характеристиками LCD-панели и монитора, как:

- частота кадровой развертки, т.е. определяется режимом работы.

На сегодняшний день в подавляющей массе 1-канальный LVDS используется в матрицах с разрешением до 1366х768, а начиная с 1600х900 и выше используется 2-х канальный LVDS.

1.1.1.2 Двойной 6-битный LVDS

В этой интерфейсной схеме принята одноканальная передача, и каждый сигнал основного цвета использует 8 бит данных, всего 24 бита данных RGB, поэтому его также называют 24-битным или 24-битным интерфейсом LVDS.

1.1.2 Введение чипа отправки LVDS

Типичные передающие микросхемы LVDS делятся на четыре канала, пять каналов и десять каналов, которые кратко описаны ниже.

1.1.2.1 Четырехканальный чип передачи LVDS

На рисунке 2 показана внутренняя блок-схема четырехканального чипа передатчика LVDS. Содержит три канала сигнала данных (включая RGB, DE разрешения данных, сигнал линейной синхронизации HS, сигнал полевой синхронизации VS) и канал передачи тактового сигнала.

Чип 4-канального передатчика LVDS в основном используется для управления 6-битными ЖК-панелями. Используя четырехканальную микросхему передатчика LVDS, можно сформировать одну 6-битную схему подключения LVDS и нечетную / четную двойную 6-битную схему интерфейса LVDS.

1.1.2.2 Пятиканальный чип передачи LVDS

На рисунке 3 показана внутренняя блок-схема микросхемы пятиканального передатчика LVDS (DS90C385). Содержит четыре канала сигнала данных (включая RGB, DE разрешения данных, сигнал линейной синхронизации HS, сигнал полевой синхронизации VS) и канал передачи тактового сигнала.

1.1.2.3 Десятиканальный чип передачи LVDS

На рисунке 4 показана внутренняя блок-схема десятиканальной микросхемы передатчика LVDS (DS90C387). Содержит восемь каналов сигнала данных (включая RGB, DE разрешения данных, сигнал линейной синхронизации HS, сигнал полевой синхронизации VS) и два канала передачи тактового сигнала.

В десятиканальной передающей микросхеме LVDS настроены два выходных канала тактовых импульсов, что необходимо для большей гибкости для адаптации к различным типам приемных микросхем LVDS. Когда в схеме приема LVDS также используется десятиканальный приемный чип LVDS, требуется только один канал тактового сигнала; когда приемная схема LVDS использует два пятиканальных приемных чипа LVDS, десятиканальный передающий чип LVDS должен принимать каждый LVDS Микросхема выдает отдельный тактовый сигнал.

Сигнал входных данных

Следует отметить, что во входном сигнале жидкокристаллической панели должен быть сигнал DE, но некоторые жидкокристаллические панели используют только один сигнал DE без использования сигналов горизонтальной и вертикальной синхронизации. Следовательно, при применении к различным жидкокристаллическим панелям некоторым передающим микросхемам LVDS может потребоваться только ввод сигналов DE, в то время как некоторым требуется вводить DE и сигналы горизонтальной и вертикальной синхронизации одновременно.

Сигнал управления режимом ожидания (POWER DOWN): когда этот сигнал действителен (обычно низкий уровень), питание схемы фазовой автоподстройки частоты PLL в передающей микросхеме LVDS будет отключено, и выход IC будет остановлен.

Сигнал выбора точки выборки данных: используется для выбора нарастающего или спадающего фронта тактового импульса для чтения входных данных RGB. Некоторые передающие микросхемы LVDS могут не устанавливать сигнал управления режимом ожидания и сигнал выбора точки выборки данных, но некоторые другие сигналы управления устанавливаются в дополнение к вышеупомянутым двум сигналам управления.

1.1.3.2 Выходной сигнал микросхемы отправки LVDS

Микросхема передатчика LVDS преобразует сигнал данных RGB уровня TTL, вводимый параллельно, в последовательный сигнал LVDS и отправляет его непосредственно на микросхему приемника LVDS на стороне жидкокристаллической панели.

Выходной сигнал передающего чипа LVDS представляет собой сигнал дифференциальной пары с малым размахом, который обычно содержит тактовый сигнал одного канала и последовательный сигнал данных нескольких каналов. Поскольку микросхема передатчика LVDS выводит в виде дифференциального сигнала, выходной сигнал представляет собой две линии, одна линия выводит положительный сигнал, а другая линия выводит отрицательный сигнал.

Выходной тактовый сигнал: частота тактового сигнала, выводимого передающим чипом LVDS, такая же, как частота входного тактового сигнала (тактовый сигнал пикселя). Выходной сигнал тактового сигнала часто выражается как: TXCLK + и TXCLK-, тактовый сигнал занимает канал передающего чипа LVDS.

Выход сигнала последовательных данных LVDS: для четырехканального чипа передатчика LVDS последовательные данные занимают три канала, и его выходной сигнал данных часто выражается как TXOUT0 +, TXOUT0-, TXOUT1 +, TXOUT1-, TXOUT2 +, TXOUT2-.

Для пятиканального передающего чипа LYDS последовательные данные занимают четыре канала, а выходной сигнал данных часто выражается как TXOUT0 +, TXOUT0-, TXOUT1 +, TXOUTI-, TXOUT2 +, TXOUT2-, TXOUT3 +, TXOUT3-.

Для десятиканального чипа передатчика LVDS последовательные данные занимают восемь каналов, и его выходные сигналы данных часто выражаются как TXOUT0 ＋, TXOUT0－, TXOUT1 ＋, TXOUT1－, TXOUT2 ＋, TXOUT2－, TXOUT3 ＋, TXOUT3－, TXOUT4 ＋, TXOUT4－, TXOUT5. -, TXOUT6 ＋, TXOUT6－, TXOUT7 ＋, TXOLT7－.

Если вы посмотрите только на принципиальную схему, вы не сможете увидеть из выходных сигналов TXOUT- и TXOUT0 + передающего LVDS-чипа, какие данные сигнала содержатся внутри и как эти данные организованы (или каков формат этих данных). Фактически, микросхемы передатчиков LVDS, производимые разными производителями, могут иметь разное расположение выходных данных. Следовательно, формат выходных данных передающей микросхемы LVDS на плате драйвера ЖК-дисплея должен совпадать с форматом данных, требуемым для принимающей микросхемы LVDS на ЖК-панели, в противном случае плата драйвера не соответствует ЖК-панели. Это также проблема, которую необходимо учитывать при замене ЖК-панели.

Если вы понимаете, вы можете подсчитать количество пар сигнальных линий с помощью «+ -».

Есть 10 пар минус 2 пары (тактовый сигнал) на удвоение 8.

Есть 8 пар минус 2 пары (тактовый сигнал) на удвоение 6.

Есть 5 пар минус 1 (тактовый сигнал) пара - это одна 8.

Есть 4 пары минус 1 пара (тактовый сигнал) - одна 6. Чтобы

1.1.4 Формат вывода данных LVDS

Каждая пара линий на приведенном выше рисунке называется парой, а 4 набора линий данных плюс пара линий синхронизации называются каналом. Передатчик LVDS всегда сопоставляет данные пикселей (переназначение) цикла передачи канала (TX CLK).

Если это 6-битный дисплей, параллельные данные имеют 21 бит (18 бит RGB плюс 3 бита управляющего сигнала), поэтому для каждого канала интерфейса LVDS требуется только 3 пары линий данных и пара линий синхронизации.

Если это 10-битный дисплей, параллельные данные имеют 33 бита (30 бит RGB плюс 3 бита управляющего сигнала), поэтому для каждого канала интерфейса LVDS требуется 5 пар линий данных и пара линий синхронизации.

Обычно тактовая частота интерфейса LVDS составляет от 20 МГц до 85 МГц, поэтому для тактовой частоты выходных пикселей ниже 85 МГц необходим только один канал; для выходных тактовых импульсов пикселей выше 85 МГц, таких как выход 1080P / 60 Гц, часы отображения пикселей На частоте 148,5 МГц он не может быть напрямую передан по каналу. Вместо этого выходные пиксели делятся на нечетные и четные пиксели по порядку, все нечетные пиксели передаются одной группой LVDS, а все четные пиксели передаются другой группой LVDS. Другими словами, для передачи сигналов 1080P / 60HZ необходимы два канала. Для сигналов с более высокой частотой отображения пикселей, таких как отображение 1080P / 120HZ, для передачи требуется 4 канала. Распределение пикселей для двух и 4 каналов показано на рисунках 4 и 5 соответственно:

1.1.5 Стандарт отображения данных LVDS

Стандарт отображения данных LVDS (MappingMapping)

В схеме интерфейса LVDS существует два основных стандарта преобразования параллельных данных пикселей в последовательные данные: VESA и JEIDA.

Стандарт VSEA показан на рисунке ниже:

Стандарт JEIDA - это стандарт, сформулированный Японской ассоциацией развития электронной промышленности (JAPANELECTRONIC INDUSTRY DEVELOPMENT ASSOCIATION), и его формат выглядит следующим образом

Кроме того, COLOR MAPPING также может использовать пользовательский формат, если отправитель и получатель LVDS используют одну и ту же последовательность сопоставления, правильный цвет может отображаться

1.1.6 Режим передачи данных LVDS

Передача сигнала LVDS разделена на DE MODE и SYNC MODE. DE-режим должен быть подключен к DE-сигналу (данные позволяют активировать строб данных), а SYNC-режим должен быть подключен к HS (линейная синхронизация HSYNC) и VS (полевая синхронизация VSYNC).

В текущих панелях режим SYNC используется редко. Ниже приведен формат данных режима DE.

1.1.7 Подробный формат данных LVDS

Формат выходного сигнала микросхемы отправки LVDS: то есть данные RGB, вводимые микросхемой отправки LVDS, и последовательность расположения битов данных в каждом выходном канале сигнала линейной синхронизации HS, сигнала синхронизации поля VS и эффективного сигнала включения данных отображения DE.

Поскольку несколько крупных производителей микросхем LYDS сформулировали разные стандарты, существует несколько различных форматов вывода данных микросхемы LVDS;

1.1.7.1 Один выход 6BIT LVDS

Формат вывода данных одноканальной 6-битной микросхемы отправки LVDS: в одноканальной 6-разрядной схеме отправки LVDS используется четырехканальная отправляющая микросхема LVDS, а формат выходного сигнала показан на рисунке 6.

NA на рисунке означает неиспользованный. В этом примере управляющий сигнал использует только DE, а сигнал HS горизонтальной синхронизации и сигнал VS вертикальной синхронизации не используются. Относительно использования сигналов DE, IIS и VS. Когда управляющий сигнал находится в режиме сигнала горизонтальной и вертикальной синхронизации DE +, два NA на чертеже заменяются сигналом вертикальной синхронизации VS и сигналом горизонтальной синхронизации HS.

1.1.7.2 Двойной 6-битный выход LVDS

Формат вывода данных двойной 6-битной передающей микросхемы LVDS: Двойная 6-битная передающая схема LVDS использует две четырехканальные передающие микросхемы LVDS, а формат выходного сигнала показан на рисунке 7.

Из рисунка видно, что формат вывода данных двухканальной 6-битной микросхемы передатчика LVDS такой же, как и у одноканальной 6-битной микросхемы передатчика LVDS, за исключением того, что один канал передает данные RGB пикселей с нечетным номером, а другой канал передает данные RGB пикселей с четным номером. «O» в OR0, OR1, . представляет пиксели с нечетными номерами, а «E» в ER0, ER1, . представляет пиксели с четными номерами.

1.1.7.3 Одиночный 6-битный выход LVDS

На рисунке ниже показан другой формат вывода данных одноканального передающего чипа 8bitLVDS.

Управляющий сигнал в показанном формате использует только режим DE.Когда управляющий сигнал находится в режиме DE + сигнала горизонтальной и вертикальной синхронизации, два NA во втором канале данных TXOUT2 должны быть заменены на сигнал вертикальной синхронизации VS и сигнал горизонтальной синхронизации HS (путем возбуждения Программирование платы можно переписать).

Из двух вышеприведенных выходных форматов видно, что порядок расположения сигналов данных сильно различается.Однако, если вы хотите согласовать расположение, вы можете завершить его, запрограммировав плату драйвера.

Читайте также: