Sdram что это за память

Обновлено: 07.07.2024

Из этой статьи вы узнаете, какими же преимуществами обладают «мозги» нового поколения, и как полученные изменения повлияют на производительность памяти. Однако для начала — небольшой экскурс в историю.

Начало новой эпохи, эпохи DDR4

О стандарте SDRAM и модулях памяти

Первые модули SDRAM появились еще в 1993 году. Их выпустила компания Samsung. А уже к 2000 году память SDRAM за счет производственных мощностей корейского гиганта полностью вытеснила с рынка стандарт DRAM.

Аббревиатура SDRAM расшифровывается как Synchronous Dynamic Random Access Memory. Дословно это можно перевести как «синхронная динамическая память с произвольным доступом». Поясним значение каждой характеристики. Динамической память является потому, что в силу малой емкости конденсаторов она постоянно требует обновления. К слову, кроме динамической, также существует и статическая память, которая не требует постоянного обновления данных (SRAM). SRAM, например, лежит в основе кэш-памяти. Помимо динамической, память также является синхронной, в отличие от асинхронной DRAM. Синхронность заключается в том, что память выполняет каждую операцию известное число времени (или тактов). Например, при запросе каких-либо данных контроллер памяти точно знает, сколько времени они будут до него добираться. Свойство синхронности позволяет управлять потоком данных и выстраивать их в очередь. Ну и пару слов о «памяти с произвольным доступом» (RAM). Это означает, что единовременно можно получить доступ к любой ячейке по ее адресу на чтение или запись, причем всегда за одно и то же время вне зависимости от расположения.

Модуль памяти SDRAM

Если говорить непосредственно о конструкции памяти, то ее ячейками являются конденсаторы. Если заряд в конденсаторе есть, то процессор расценивает его как логическую единицу. Если заряда нет — как логический ноль. Такие ячейки памяти имеют плоскую структуру, а адрес каждой из них определяется как номер строки и столбца таблицы.

В каждом чипе находится несколько независимых массивов памяти, которые представляют собой таблицы. Их называют банками. В единицу времени можно работать только с одной ячейкой в банке, однако существует возможность работы сразу с несколькими банками. Записываемая информация необязательно должна храниться в одном массиве. Зачастую она разбивается на несколько частей и записывается в разные банки, причем процессор продолжает считать эти данные единым целым. Такой способ записи называется interleaving. В теории, чем больше в памяти таких банков, тем лучше. На практике модули с плотностью до 64 Мбит имеют два банка. С плотностью от 64 Мбит до 1 Гбит — четыре, а с плотностью 1 Гбит и выше — уже восемь.

Что такое банк памяти

И несколько слов о строении модуля памяти. Сам по себе модуль памяти представляет собой печатную плату с распаянными на ней чипами. Как правило, в продаже можно встретить устройства, выполненные в форм-факторах DIMM (Dual In-line Memory Module) или SO-DIMM (Small Outline Dual In-line Memory Module). Первый предназначается для использования в полноценных настольных компьютерах, а второй — для установки в ноутбуки. Несмотря на один и тот же форм-фактор, модули памяти разных поколений отличаются количеством контактов. Например, решение SDRAM имеет 144 пина для подключения к материнской плате, DDR — 184, DDR2 — 214 пинов, DDR3 — 240, а DDR4 — уже 288 штук. Конечно, речь в данном случае идет о DIMM-модулях. Устройства, выполненные в форм-факторе SO-DIMM, само собой имеют меньшее число контактов в силу своих меньших размеров. Например, модуль памяти DDR4 SO-DIMM подключается к «материнке» за счет 256 пинов.

Модуль DDR (внизу) имеет больше пинов, чем SDRAM (вверху)

Вполне очевидно и то, что объем каждого модуля памяти высчитывается как сумма емкостей каждого распаянного чипа. Чипы памяти, конечно, могут отличаться своей плотностью (или, проще говоря, объемом). К примеру, прошедшей весной компания Samsung наладила серийное производство чипов с плотностью 4 Гбит. Причем в обозримом будущем планируется выпуск памяти с плотностью 8 Гбит. Также модули памяти имеют свою шину. Минимальная ширина шины составляет 64 бит. Это означает, что за такт передается 8 байт информации. При этом нужно отметить, что также существуют 72-битные модули памяти, в которых «лишние» 8 бит отведены для технологии коррекции ошибок ECC (Error Checking & Correction). Кстати, ширина шины модуля памяти также является суммой ширин шин каждого отдельно взятого чипа памяти. То есть, если шина модуля памяти является 64-битной и на планке распаяно восемь чипов, то ширина шины памяти каждого чипа равна 64/8=8 бит.

Чтобы рассчитать теоретическую пропускную способность модуля памяти, можно воспользоваться следующей формулой: A * 64/8=ПС, где «А» — это скорость передачи данных, а «ПС» — искомая пропускная способность. В качестве примера можно взять модуль памяти типа DDR3 с частотой 2400 МГц. В таком случае пропускная способность будет равняться 2400 * 64/8=19200 Мбайт/с. Именно это число имеется в виду в маркировке модуля PC3-19200.

Как же происходит непосредственно чтение информации из памяти? Сначала подается адресный сигнал в соответствующую строку (Row), а уже затем считывается информация из нужного столбца (Column). Информация считывается в так называемый усилитель (Sense Amplifiers) — механизм подзарядки конденсаторов. В большинстве случаев контроллер памяти считывает сразу целый пакет данных (Burst) с каждого бита шины. Соответственно, при записи каждые 64 бита (8 байт) делятся на несколько частей. К слову, существует такое понятие как длина пакета данных (Burst Length). Если эта длина равна 8, то за один раз передается сразу 8 * 64=512 бит.

Модули и чипы памяти также имеют такую характеристику, как геометрия, или организация (Memory Organization). Геометрия модуля показывает его ширину и глубину. Например, чип с плотностью 512 Мбит и разрядностью (шириной) 4 имеет глубину чипа 512/4=128М. В свою очередь, 128М=32М * 4 банка. 32М — это матрица, содержащая 16000 строк и 2000 столбцов. Она может хранить 32 Мбит данных. Что касается самого модуля памяти, то почти всегда его разрядность составляет 64 бита. Глубина же легко высчитывается по следующей формуле: объем модуля умножается на 8 для перевода из байтов в биты, а затем делится на разрядность.

На маркировке без труда можно найти значения таймингов

Необходимо сказать несколько слов и о такой характеристике модулей памяти, как тайминги (задержки). В самом начале статьи мы говорили о том, что стандарт SDRAM предусматривает такой момент, что контроллер памяти всегда знает, сколько времени выполняется та или иная операция. Тайминги как раз и указывают время, требующееся на исполнение определенной команды. Это время измеряется в тактах шины памяти. Чем меньше это время, тем лучше. Самыми важными являются следующие задержки:

TRCD (RAS to CAS Delay) — время, которое необходимо для активации строки банка. Минимальное время между командой активации и командой чтения/записи;
CL (CAS Latency) — время между подачей команды чтения и началом передачи данных;
TRAS (Active to Precharge) — время активности строки. Минимальное время между активацией строки и командой закрытия строки;
TRP (Row Precharge) — время, необходимое для закрытия строки;
TRC (Row Cycle time, Activate to Activate/Refresh time) — время между активацией строк одного и того же банка;
TRPD (Active bank A to Active bank B) — время между командами активации для разных банков;
TWR (Write Recovery time) — время между окончанием записи и подачей команды закрытия строки банка;
TWTR (Internal Write to Read Command Delay) — время между окончанием записи и командой чтения.

Конечно, это далеко не все существующие в модулях памяти задержки. Можно перечислить еще добрый десяток всевозможных таймингов, но лишь указанные выше параметры существенно влияют на производительность памяти. Кстати, в маркировке модулей памяти и вовсе указываются только четыре задержки. Например, при параметрах 11-13-13-31 тайминг CL равен 11, TRCD и TRP — 13, а TRAS — 31 такту.

Со временем потенциал SDRAM достигла своего потолка, и производители столкнулись с проблемой повышения быстродействия оперативной памяти. Так на свет появился стандарт DDR.1

Пришествие DDR

Разработка стандарта DDR (Double Data Rate) началась еще в 1996 году и закончилась официальной презентацией в июне 2000 года. С приходом DDR уходящую в прошлое память SDRAM стали называть попросту SDR. Чем же стандарт DDR отличается от SDR?

После того как все ресурсы SDR были исчерпаны, у производителей памяти было несколько путей решения проблемы повышения производительности. Можно было бы просто наращивать число чипов памяти, тем самым увеличивая разрядность всего модуля. Однако это отрицательно сказалось бы на стоимости таких решений — уж очень дорого обходилась эта затея. Поэтому в ассоциации производителей JEDEC пошли иным путем. Было решено вдвое увеличить шину внутри чипа, а передачу данных осуществлять также на вдвое повышенной частоте. Кроме этого, в DDR предусматривалась передача информации по обоим фронтам тактового сигнала, то есть два раза за такт. Отсюда и берет свое начало аббревиатура DDR — Double Data Rate.

Модуль памяти DDR производства Kingston

С приходом стандарта DDR появились такие понятия, как реальная и эффективная частота памяти. К примеру, многие модули памяти DDR работали на скорости 200 МГц. Эта частота называется реальной. Но из-за того, что передача данных осуществлялась по обоим фронтам тактового сигнала, производители в маркетинговых целях умножали эту цифру на 2 и получали якобы эффективную частоту 400 МГц, которую и указывали в маркировке (в данном случае — DDR-400). При этом в спецификациях JEDEC указано, что использовать термин «мегагерц» для характеристики уровня производительности памяти и вовсе некорректно! Вместо него необходимо использовать «миллионы передач в секунду через один выход данных». Однако маркетинг — дело серьезное, указанные в стандарте JEDEC рекомендации мало кому были интересны. Поэтому новый термин так и не прижился.

Четыре модуля памяти работают в двухканальном режиме

Еще одним нововведением в DDR стало наличие сигнала QDS. Он располагается на печатной плате вместе с линиями данных. QDS был полезен при использовании двух и более модулей памяти. В таком случае данные приходят к контроллеру памяти с небольшой разницей во времени из-за разного расстояния до них. Это создает проблемы при выборе синхросигнала для считывания данных, которые успешно решает как раз QDS.

Как уже говорилось выше, модули памяти DDR выполнялись в форм-факторах DIMM и SO-DIMM. В случае DIMM количество пинов составляло 184 штуки. Для того чтобы модули DDR и SDRAM были физически несовместимы, у решений DDR ключ (разрез в области контактной площадки) располагался в ином месте. Кроме этого, модули памяти DDR работали с напряжением 2,5 В, тогда как устройства SDRAM использовали напряжение 3,3 В. Соответственно, DDR обладала меньшим энергопотреблением и тепловыделением в сравнении с предшественником. Максимальная частота модулей DDR составляла 350 МГц (DDR-700), хотя спецификациями JEDEC предусматривалась лишь частота 200 МГц (DDR-400).

Память DDR2 и DDR3

Первые модули типа DDR2 появились в продаже во втором квартале 2003 года. В сравнении с DDR, оперативная память второго поколения не получила существенных изменений. DDR2 использовала всю ту же архитектуру 2 n -prefetch. Если раньше внутренняя шина данных была вдвое больше, чем внешняя, то теперь она стала шире в четыре раза. При этом возросшую производительность чипа стали передавать по внешней шине с удвоенной частотой. Именно частотой, но не удвоенной скоростью передачи. В итоге мы получили, что если у DDR-400 чип работал на реальной частоте 200 МГц, то в случае DDR2-400 он функционировал со скоростью 100 МГц, но с вдвое большей внутренней шиной.

Также DDR2-модули получили большее количество контактов для присоединения к материнской плате, а ключ был перенесен в другое место для физической несовместимости с планками SDRAM и DDR. Вновь было снижено рабочее напряжение. Если модули DDR работали при напряжении 2,5 В, то решения DDR2 функционировали при разности потенциалов 1,8 В.

По большому счету, на этом все отличия DDR2 от DDR заканчиваются. Первое время модули DDR2 в отрицательную сторону отличались высокими задержками, из-за чего проигрывали в производительности планкам DDR с одинаковой частотой. Однако вскоре ситуация вернулась на круги своя: производители снижали задержки и выпускали более быстрые наборы оперативной памяти. Максимальная частота DDR2 достигала отметки эффективных 1300 МГц.

Различное положение ключа у модулей DDR, DDR2 и DDR3

Конечно, чипы DDR3 получили поддержку некоторых новых технологий: например, автоматическую калибровку сигнала и динамическое терминирование сигналов. Однако в целом все изменения носят преимущественно количественный характер.

DDR4 — очередная эволюция

Наконец, мы добрались до совершенно новой памяти типа DDR4. Ассоциация JEDEC начала разработку стандарта еще в 2005 году, однако лишь весной этого года первые устройства появились в продаже. Как говорится в пресс-релизе JEDEC, при разработке инженеры пытались достичь наибольшей производительности и надежности, увеличив при этом энергоэффективность новых модулей. Что ж, такое мы слышим каждый раз. Давайте посмотрим, какие конкретно изменения получила память DDR4 в сравнении с DDR3.

SDRAM: Определение

Микросхемы SDRAM: Физическая организация и принцип работы

Важно заметить, что с динамической матрицей памяти связан особый буфер статической природы, именуемый «усилителем уровня» (SenseAmp), размер которого равен размеру одной строки, необходимый для осуществления операций чтения и регенерации данных, содержащихся в ячейках памяти. Поскольку последние физически представляют собой конденсаторы, разряжающиеся при совершении каждой операции чтения, усилитель уровня обязан восстановить данные, хранящиеся в ячейке, после завершения цикла доступа (более подробно участие усилителя уровня в цикле чтения данных из микросхемы памяти рассмотрено ниже).

Кроме того, поскольку конденсаторы со временем теряют свой заряд (независимо от операций чтения), для предотвращения потери данных необходимо периодически обновлять содержимое ячеек. В современных типах памяти, которые поддерживают режимы автоматической регенерации (в «пробужденном» состоянии) и саморегенерации (в «спящем» состоянии), обычно это является задачей внутреннего контроллера регенерации, расположенного непосредственно в микросхеме памяти.

Схема обращения к ячейке памяти в самом общем случае может быть представлена следующим образом:

В современных микросхемах SDRAM схема обращения к ячейкам памяти выглядит аналогично. Далее, в связи с обсуждением задержек при доступе в память (таймингов памяти), мы рассмотрим ее более подробно.

Микросхемы SDRAM: Логическая организация

Модули SDRAM: Организация

Модули памяти: Микросхема SPD

Тайминги памяти

Схема доступа к данным микросхемы SDRAM

1. Активизация строки

Повторная активизация какой-либо другой строки того же банка не может быть осуществлена до тех пор, пока предыдущая строка этого банка остается открытой (т.к. усилитель уровня, содержащий буфер данных размером в одну строку банка и описанный в разделе «Микросхемы SDRAM: Физическая организация и принцип работы», является общим для всех строк данного банка микросхемы SDRAM). Таким образом, минимальный промежуток времени между активизацией двух различных строк одного и того же банка определяется минимальным временем цикла строки (Row Cycle Time, t_RC).

2. Чтение/запись данных

Возвращаясь к чтению данных, заметим, что существует две разновидности команды чтения. Первая из них является «обычным» чтением (READ), вторая называется «чтением с автоматической подзарядкой» (Read with Auto-Precharge, «RD+AP»). Последняя отличается тем, что после завершения пакетной передачи данных по шине данных микросхемы автоматически будет подана команда подзарядки строки (PRECHARGE), тогда как в первом случае выбранная строка микросхемы памяти останется «открытой» для осуществления дальнейших операций.

3. Подзарядка строки

Соотношения между таймингами

В заключение этой части, посвященной задержкам при доступе к данным, рассмотрим основные соотношения между важнейшими параметрами таймингов на примере более простых операций чтения данных. Как мы рассмотрели выше, в самом простейшем и самом общем случае — для пакетного считывания заданного количества данных (2, 4 или 8 элементов) необходимо осуществить следующие операции:

1) активизировать строку в банке памяти с помощью команды ACTIVATE;

2) подать команду чтения данных READ;

3) считать данные, поступающие на внешнюю шину данных микросхемы;

4) закрыть строку с помощью команды подзарядки строки PRECHARGE (как вариант, это делается автоматически, если на втором шаге использовать команду «RD+AP»).

Наконец, промежуток времени между четвертой операцией и последующим повтором первой операции цикла составляет «время подзарядки строки» (t_RP).

В то же время, минимальному времени активности строки (от подачи команды ACTIVATE до подачи команды PRECHARGE, t_RAS), по его определению, как раз отвечает промежуток времени между началом первой и началом четвертой операции. Отсюда вытекает первое важное соотношение между таймингами памяти:

SDRAM (Synchronous Dynamic Random Access Memory)- это синхронная динамическая память с произвольным доступом. SDRAM основана на основе стандартной DRAM и работает почти также, как стандартная DRAM, но она имеет несколько отличительных характеристик, которые и делают ее более прогрессивной.

Содержание

История

Появилась она в 1997 году, и начиная с чипсетов i430VX и i430TX, выпущенных в том же году, все наборы системной логики поддерживают этот тип памяти. Первоначально, SDRAM была предложена в качестве более дешевой по стоимости альтернативы для дорогой видеопамяти VRAM, используемой в графических подсистемах. Тем не менее, она быстро получила применение во многих приложения и стала кандидатом номер один на роль основной памяти для следующих поколений PC. [Источник 1]

Описание

Синхронная оперативная память (SDRAM) — это первая технология оперативной памяти со случайным доступом (DRAM) разработанная для синхронизации работы памяти с тактами работы центрального процессора с внешней шиной данных. SDRAM основана на основе стандартной DRAM и работает почти также, как стандартная DRAM, но она имеет несколько отличительных характеристик, которые и делают ее более прогрессивной.Синхронная работа SDRAM в отличие от стандартной и асинхронной DRAMs, имеет таймер ввода данных, таким образом системный таймер, который пошагово контролирует деятельность микропроцессора, может также управлять работой SDRAM. Это означает, что контроллер памяти знает точный цикл таймера на котором запрошенные данные будут обработаны. В результате, это освобождает процессор от необходимости находится в состоянии ожидания между моментами доступа к памяти (см. рисунок 1).

Свойства

Общие свойства SDRAM:

Синхронизированна по тактам с CPU.
Основана на стандартной DRAM, но значительно быстрее — вплоть до 4 раз.

Специфические свойства:

Синхронное функционирование.
Чередование банков ячеек.
Возможность работы в пакетно-конвейерном режиме.

Банки ячеек

Банки ячеек — это ячейки памяти внтри чипа SDRAM, которые разделяются на два, независимых банка ячеек. Поскольку оба банка могут быть задействованны одновременно, непрерывный поток данных может обеспечиваться простым переключением между банками. Этот метод называется чередованием, и он позволяет снизить общее количество циклов обращения к памяти и увеличить, в результате, скорость передачи данных. пакетный режим ускорения — это техника быстрой передачи данных, при которой автоматически генерируется блок данных (серия последовательных адресов), в каждый момент, когда процессор запрашивает один адрес. Исходя из предположения о том, что адрес следующих данных, которые будут запрошенных процессором, будет следующим, по отношению к предыдущему запрошенному адресу, который обычно истиный (это такое же предсказание, которое используется в алгоритме работы кэш-памяти). Пакетный режим может применятся как при операциях чтения (из памяти), так и при операциях записи (в память).

Память

У SDRAM более быстрая память,чем у других видов памяти. Даже при том, что SDRAM основана на стандартной DRAM архитектуре, комбинация указанных выше трех характеристик позволяет получит более быстрый и более эффективный процесс передачи данных. SDRAM уже может передавать данные со скоростью вплоть до 100MHz, что почти в четыре раза быстрее работы стандартной DRAM. Это ставит SDRAM в один ряд с более дорогой SRAM (статическое ОЗУ) используемой в качестве внешней кэш-памяти.

Принцип работы

SDRAM производится на основе стандартной DRAM и работает также, как стандартная DRAM — осуществляя доступ с строкам и колонкам ячеек данных. Только SDRAM объединяет свои специфичные свойства синхронного функционирования банков ячеек, и пакетной работы, для эффективного устранения состояний задержек-ожидания. Когда процессору необходимо получить данные из оперативной памяти, он может получить их в требуемый момент. Таким образом, фактическое время обработки данных непосредственно не изменилось, в отличии от увеличения эффективности выборки и передачи данных. Для того, чтобы понять как SDRAM ускоряет процесс выборки и поиска данных в памяти, представьте себе, что центральный процессор имеет посыльного, который возит тележку по зданию оперативной памяти, и каждый раз ему нужно бросать или подбирать информацию. В здании оперативной памяти клерк, отвечающий за пересылку/получение информации, обычно тратит около 60ns, чтобы обработать запрос. Посыльный знает только, сколько требуется времени, чтобы обработать запрос, после того, как он получен. Но он не знает будет ли готов клерк, когда он приедет к нему, так что обычно он отводит немного времени на случай ошибки. Он ждет, пока клерк не будет готов получить запрос. Затем он ожидает обычное время, требующееся для обработки запроса. А затем, он задерживается, чтобы проверить, что запрошенные данные загружены в его тележку, прежде, чем отвезти тележку с данными обратно центральному процессору. Предположим, с другой стороны, что каждые 10 наносекунд пресылающий клерк в здании оперативной памяти должны быть снаружи и готовым получить другой запрос или ответить на запрос, который был получен ранее. Это делает процесс более эффективным, поскольку посыльный может прибыть именно в нужное время. Обработка запроса начинается в момент его получени. Информация посылается в CPU, когда она готова (см. рисунок 2).

Особенности

Время доступа (комманды по адресу до выбора данных) одинаково для всех типов памяти, поскольку их внутренняя архитектура в основном одинакова. Более показательным параметром является время цикла, который показывает, насколько быстро могут быть осуществлены два последовательных доступа в чипе. Первый цикл считывания одинаков для всех четырех типов памяти — 50ns, 60ns или 70ns. Но реальные различия можно увидеть, посмотрев как быстро осуществляется второй, третий, четвертый, и т.д. цикл считывания. Наиболее значимые улучшения производительностьи при использовании SDRAM:

Более быстрая и более эффективная — почти в четыре раза производительнее, чем стандартная DRAM
Заменила более дорогостоящую в использовании комбинацию EDO/L2-кэш.
"При синхронном" функционировании — избавляет от ограничений по времени и не тормозит работу новейших процессоров.
Внутреннее чередование операций с двойными банками способствует непрерывному потоку данных.
Возможность пакетного режима работы вплоть до полной страницы (используя до х16 микросхем).
Конвейерная адресация позволяет осуществлять доступ к запрошенным вторыми данными, до завершения обработки запрошенных первыми данными. [Источник 2]

Синхронная память

При синхронной работе с памятью SDRAM обеспечивается синхронизация всех входных и выходных сигналов с тактами системного генератора. Однако управление памятью усложняется, так как приходится вводить дополнительные регистры- защелки, которые хранят адреса, данные и управляющие сигналы, в то время как процессор, передав их в память, продолжает работать с другими устройствами. После определенного числа тактовых циклов, количество которых считает специальный счетчик, данные становятся доступными и процессор может получить их с системной шины. Помимо организации синхронного доступа к данным, память SDRAM имеет еще ряд принципиальных отличий от асинхронной памяти. Весь массив памяти SDRAM модуля разделен на два независимых банка. Такое решение позволяет совмещать выборку данных из одного банка с установкой адреса в другом банке, то есть иметь одновременно две открытые страницы. Доступ к этим страницам чередуется (bank interleaving), и соответственно устраняются задержки, что обеспечивает создание непрерывного потока данных. В SDRAM-памяти, как и в BEDO-памяти, организована конвейерная обработка данных, что позволяет производить обращение по новому адресу столбца ячейки памяти на каждом тактовом цикле. В микросхеме SDRAM имеется счетчик для наращивания адресов столбцов ячеек памяти с целью обеспечения быстрого доступа к ним. Существовало два типа синхронной динамической SDRAM-памяти: РС100 и РС133. Числа 100 и 133 определяют частоту системной шины, которую поддерживает эта память. Соответственно, память PC 100 поддерживает максимальную частоту 100 МГц, а РС133 — 133 МГц. По своей внутренней архитектуре, способам управления и внешнему дизайну модули памяти РС100 и РС133 были полностью идентичны. Можно сказать, что память PC 133 — это разогнанный вариант PC 100. Память принято характеризовать различными параметрами, среди которых основным (точнее, первым из называемых) является пропускная способность канала данных — максимальное количество байт, передаваемых по каналу данных за единицу времени (за одну секунду). Память PC 100 и PC 133 имеет 64-битную (восьмибайтную) шину данных, то есть за каждый такт можно передать 8 байт данных. Следовательно, чтобы определить пропускную способность памяти, нужно умножить количество тактов передачи за одну секунду на количество байт, передаваемых за один такт. Количество тактов обращений к памяти за одну секунду — это частота работы памяти. Таким образом, пропускная способность канала памяти определяется по формуле:

Пропускная способность (Мбайт/с) = Частота системной шины (МГц) • 8 байт.
Для памяти РС100 пропускная способность составит 100 МГц • 8 байт = 800 Мбайт/с, а для памяти РС133 — 1064 Мбайт/с, или приблизительно 1 Гбайт/с.

Следует иметь в виду, что здесь речь идет о максимально возможной пропускной способности, которая реализуется только в случае последовательной передачи данных (в режиме страничного доступа), когда данные передаются с каждым тактом обращения. В то же время при этом не учитывается количество тактов, необходимых для получения доступа к самой строке, а также для настроек (пробуждения) модуля памяти. Поэтому другими важными характеристиками памяти являются время доступа и время цикла.

Версии

Время доступа

Время доступа (RAS to active time, Tras) — это время, проходящее с момента обращения к памяти до момента считывания данных. Данная величина приблизительно одинакова для всех типов динамической памяти и составляет примерно 50 не. Время доступа актуально при случайном доступе к памяти, то есть когда последовательные считываемые ячейки памяти принадлежат различным строкам. Если же говорить о блочной передаче, то более показательной характеристикой является время цикла, то есть время между двумя последовательными обращениями к ячейкам памяти. Первый цикл обращения всегда равен времени доступа, то есть около 50 Не. Но при последующих циклах обращения в пределах одной страницы время существенно меньше и составляет 10 Не для памяти РС100 и 7,5 Не для РС133 (7,5 не — длительность одного такта при частоте шины 133 МГц). Например, при цепочке 5-1-1-1 данные появляются без задержек, то есть с каждым тактовым импульсом. Сумма всех цифр цепочки показывает количество тактов, необходимых для получения четырех элементов. Так, для памяти PC 133 реализуется схема 5-1-1-1, которая означает, что для доступа к данным требуется восемь тактов. Для рассмотренной ранее памяти EDO реализуется схема 5-2-2-2 и для доступа требуется 11 тактов, а для памяти FPM схема 5-3-3-3 дает 14 тактов. Микросхемы SDRAM-памяти каждый раз перед началом процесса чтения настраиваются (подготовительный период) посредством установки специальных регистров. Регистр режимов устанавливается перед первым обращением к памяти и затем переустанавливается по мере необходимости. После такта записи в регистр режимов обязательно должен следовать пустой такт. Настройке посредством установки регистров подлежат следующие параметры: длина пакетного цикла, порядок счета адресов внутри пакетного цикла, CAS-латентность и тип операции с памятью. Длина пакетного цикла (Burst Length, BL) — это количество обращений к последовательным ячейкам памяти в пределах одной страницы, когда адресация колонок осуществляется за счет использования внутреннего счетчика адресов. В соответствии с параметром BL настраивается цикл работы счетчика адресов. Длина пакетного цикла может быть равна 1, 2, 4, 8 или Full Page (последнее значение определяется длиной строки и обычно равно 256). Порядок счета адресов внутри пакетного цикла может быть либо последовательный, либо чередующийся (interleave). CAS-латентность (CAS latency) определяет задержку по времени в тактах, которая происходит с момента подачи сигнала CAS (с момента получения адреса столбца) до выдачи первого слова данных на шину. Для SDRAM-памяти эта задержка может составлять два или три такта.

Тип операции

Тип операции с памятью (Operation Mode) может быть либо нормальным, когда используется пакетный режим для чтения и записи, либо специальным, когда применяется режим пакетного чтения и одиночных операций записи. Порядок обращения к памяти начинается, как уже отмечалось, с установки регистров управления. На это уходит два такта, после чего начинается активизация нужного банка памяти, то есть ввод адреса строки и подача стробирующего сигнала RAS. С приходом положительного фронта тактового импульса открывается доступ к нужной строке, а адрес строки помещается в адресный буфер строки, где он может удерживаться столько времени, сколько нужно. Через промежуток времени, называемый RAS to CAS delay (tRCD) — то есть задержка в тактах подачи сигнала CAS относительно сигнала RAS, подается строби- рующий импульс CAS. При установке CAS в низкий уровень после прихода положительного фронта тактирующего импульса происходит выборка адреса столбца, который присутствует в данный момент на шине адреса, и открывается доступ к нужному столбцу матрицы памяти. Затем, через время CAS latency (tCL), на шине данных появляется первое слово, которое может быть считано процессором. Каждое последующее слово (их количество определяется длиной пакетного цикла) появляется на шине данных в очередном такте. Завершение цикла обращения к банку памяти осуществляется подачей команды деактивации RAS Pre charge (tRP). Эта команда подается за один (при CAS latency = 2) или за два (при CAS latency = 3) такта перед выдачей последнего слова данных. Время деактивации также измеряется в тактах и может быть равно двум или трем. Описанные промежутки времени RAS to CAS delay (tRCD), CAS latency (tCL) и время деактивации RAS Pre charge (tRP) определяют тайминг памяти, записываемый в виде последовательности tCL —»tRCD -> tRP. Понятно, что чем меньше тайминг, тем более быстродействующей является память. Часто в характеристиках памяти указываются не все тайминги, а только показатель tCL (например, tCL7 или tCL8 для модулей памяти DDR3 SDRAM) [Источник 4] .

Памятью SDRAM начали комплектоваться все новые компьютеры, уже с 1998 года и заканчивая 2001 годом. Пиком популярности данного вида памяти стал 2001 год.

Производительность и скорость работы памяти SDRAM была на много выше, чем у ранних типов оперативной памяти, к примеру, EDO. Это было достигнуто благодаря уменьшению общего времени цикла.

Оперативная память SDRAM поставлялась на рынок в виде 168 контактного модуля памяти DIMM, с двух сторонним расположением микросхем.

Пакетный доступ данных в память SDRAM происходит синхронизировано и выглядит он так: 5-1-1-1.

По-простому можно сказать, что за 8 циклов системной шины, полностью завершаются 4 операции чтения данных в оперативной памяти SDRAM, что на много быстрее чем у устаревшей памяти EDO, где все происходит за одиннадцать циклов.

Так же работа оперативной памяти SDRAM стала возможной на частоте 133 МГц и даже выше (7,5 нс).

С 1998 года это стал совершенно новый стандарт для системного быстродействия.

С мая 1999 года была введена спецификация PC133. Появились новые модули современной памяти PC133, получившие в те года большую популярность, за свое быстродействие и производительность.

В то время существовали базовые модули оперативной памяти PC133, работающие на тактовой частоте 133 МГц (7,5 нс) и более новые модули, которые работали с частотой 143 МГц (7 нс).

Жажда скорости

SDRAMDouble data rate synchronous dynamic random access memory (синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных)

single data rate SDRAM

Тип DRAM	Обычная частота чипа	Тактовый сигнал ввода-вывода	Частота передачи данных
SDR	100 МГц	100 МГц	100 MT/s
DDR	100 МГц	100 МГц	200 MT/s
DDR2	200 МГц	400 МГц	800 MT/s
DDR3	200 МГц	800 МГц	1600 MT/s
DDR4	400 МГц	1600 МГц	3200 MT/s

Сверху вниз: DDR-SDRAM, DDR2, DDR3, DDR4

Тип DRAM	Обычная частота памяти	Тактовый сигнал ввода-вывода	Частота передачи данных
GDDR	250 МГц	250 МГц	500 MT/s
GDDR2	500 МГц	500 МГц	1000 MT/s
GDDR3	800 МГц	1600 МГц	3200 MT/s
GDDR4	1000 МГц	2000 МГц	4000 MT/s
GDDR5	1500 МГц	3000 МГц	6000 MT/s
GDDR5X	1250 МГц	2500 МГц	10000 MT/s
GDDR6	1750 МГц	3500 МГц	14000 MT/s

Статическая RAM (SRAM)

Время на рынке: 1990-е годы по настоящее время
Популярные продукты с использованием SRAM: цифровые камеры, маршрутизаторы, принтеры, ЖК-экраны

Преимуществами использования SRAM (по сравнению с DRAM) считается низкое энергопотребление и высокая скорость доступа. Недостатками использования SRAM (по сравнению с DRAM) это меньшая емкость памяти и высокие затраты на производство.

Из-за этих характеристик SRAM используется в таких компонентах:

Кэш процессора (например, L1, L2, L3)
Буфер/кэш жесткого диска
Цифро-аналоговые преобразователи (ЦАП) на видеокартах

Организация модулей памяти SDRAM

Основные параметры логической организации микросхем памяти – емкость, глубину и ширину, можно распространить и на физические модули памяти типа SDRAM. Понятие емкости (или объема) модуля очевидно – это максимальный объем информации, который данный модуль способен в себя вместить. Теоретически он может выражаться и в битах, однако «потребительской» характеристикой модуля памяти является его объем (емкость), выраженный в байтах – точнее, учитывая современный уровень используемых объемов памяти, – в мег а- или гигабайтах.

Ширина модуля – это разрядность его интерфейса шины данных, которая соответствует разрядности шины данных контроллера памяти и для всех современных типов контроллеров памяти SDRAM (SDR, DDR и DDR2) составляет 64 бита. Таким образом, все современные модули характеризуются шириной интерфейса шины данных «x64». Соответствие между 64-битной шириной шины данных контроллера памяти (64-битным интерфейсом модуля памяти) и шириной внешней шины данных микросхем памяти, которая обычно составляет всего 4, 8 или 16 бит, достигается вследствие того, что интерфейс шины данных модуля составляется простым последовательным «слиянием» внешних шин данных индивидуальных микросхем модуля памяти. Такое «заполнение» шины данных контроллера памяти принято называть составлением физического банка памяти. Таким образом, для составления одного физического банка 64-разрядного модуля памяти SDRAM необходимо и достаточно наличие 16 микросхем x4, 8 микросхем x8 (это наиболее часто встречаемый вариант) или 4 микросхем x16.

Оставшийся параметр – глубина модуля, являющаяся характеристикой емкости модуля памяти, выраженной в количестве «слов» определенной ширины, вычисляется простым делением полного объема модуля на разрядность внешней шины данных (всё выражено в битах). Так, типичный 512-МБ модуль памяти SDR/DDR/DDR2 SDRAM имеет глубину, равную 512МБайт * 8 (бит/байт) / 64 бита = 64М. Соответственно, произведение ширины на глубину дает полную емкость модуля и определяет его организацию, или геометрию, которая в данном примере записывается в виде «64Мx64».

При использовании достаточно «широких» микросхем x8 или x16 ничего не мешает поместить и большее их количество, соответствующее не одному, а двум физическим банкам – 16 микросхем x8 или 8 микросхем x16. Так различают однобанковые ( single-rank ) и двухбанковые ( dual-rank ) модули. Двухбанковые модули памяти наиболее часто представлены конфигурацией «16 микросхем x8», при этом один из физических банков (первые 8 микросхем) расположен с лицевой стороны модуля, а второй из них (оставшиеся 8 микросхем) – с тыльной. Наличие более одного физического банка в модуле памяти нельзя считать определенным преимуществом, т.к. может потребовать увеличения задержек командного интерфейса, которые рассмотрены в соответствующем разделе.

Пришествие DDR

Что означает DDR?

Оперативная память, используемая на вашем компьютере, работает с использованием двойной скорости передачи данных (DDR). Оперативная память DDR означает, что две передачи происходят за такт. Новые типы ОЗУ являются обновленными версиями той же технологии, поэтому модули ОЗУ имеют метки DDR, DDR2, DDR3 и т.д.

Хотя все поколения RAM имеют одинаковый физический размер и форму, они по-прежнему несовместимы . Вы не можете использовать оперативную память DDR3 в материнской плате, которая поддерживает только DDR2. Аналогично, DDR3 не подходит для слота DDR4. Чтобы избежать путаницы, каждое поколение ОЗУ имеет вырез в контактах в разных местах. Это означает, что вы не можете случайно перепутать ваши модули оперативной памяти или повредить материнскую плату, даже если вы покупаете неправильный тип.

DDR2

DDR3

DDR3 был выпущен еще в 2007 году. Хотя он был официально заменен DDR4 в 2014 году, вы все равно найдете множество систем, использующих более старый стандарт RAM. Зачем? Потому что только в 2016 году (два года после запуска DDR4) системы с поддержкой DDR4 действительно набирали обороты. Кроме того, оперативная память DDR3 охватывает огромный диапазон процессоров: от сокета Intel LGA1366 до LGA1151, а также AMD AM3/AM3 + и FM1/2/2+. (Для Intel это от введения линейки Intel Core i7 в 2008 году до 7- го поколения Kaby Lake!)

Оперативная память DDR3 имеет такое же количество контактов, что и DDR2. Тем не менее, он работает с более низким напряжением и имеет более высокие тайминги (больше на таймингах оперативной памяти в данный момент), поэтому не совместимы. Кроме того, модули DDR3 SO-DIMM имеют 204 контакта по сравнению с 200 контактами DDR2.

DDR4

DDR4 появился на рынке в 2014 году, но еще не полностью контролировал рынок оперативной памяти. Длительный период исключительно высоких цен на оперативную память приостановил модернизацию многих пользователей. Но по мере снижения цен все больше людей переключаются, тем более что последние поколения процессоров AMD и Intel используют исключительно оперативную память DDR4. Это означает, что если вы хотите перейти на более мощный процессор, вам нужна новая материнская плата и новая оперативная память.

DDR4 еще больше понижает напряжение ОЗУ, с 1,5 В до 1,2 В, увеличивая число контактов до 288.

DDR5

DDR5 должен выйти на потребительские рынки в 2019 году. Но учитывая, сколько времени обычно занимает распространение нового поколения RAM, ожидайте услышать больше об этом в 2020 году. Производитель RAM, SK Hynix, ожидает, что DDR5 будет занимать 25% рынка в 2020 г. и 44% в 2021 г.

Но, как и с любым новым компьютерным оборудованием, при запуске ожидайте чрезвычайно высокую цену. Кроме того, если вы подумываете о покупке новой материнской платы , не сосредотачивайтесь на DDR5 . Он пока недоступен, и, несмотря на то, что говорит SK Hynix, Intel и AMD потребуется некоторое время, чтобы подготовиться.

RAM обычно означает SDRAM

К сожалению, для сверхтонких и легких ноутбуков наблюдается растущая тенденция к тому, чтобы оперативная память припаивалась к материнской плате непосредственно в целях экономии места. Тем не менее, это жертвует модернизацией и ремонтопригодностью.

Синхронное динамическое ОЗУ с двойной скоростью передачи данных (DDR SDRAM)

Время на рынке: с 2000 года по настоящее время
Популярные продукты с использованием DDR SDRAM: память компьютера

DDR SDRAM работает как SDR SDRAM, только в два раза быстрее. DDR SDRAM способна обрабатывать две инструкции чтения и две записи за такт (следовательно, «двойной»). Функция DDR SDRAM аналогична, и имеет физические различия (184 контакта и один паз на разъеме) по сравнению с SDR SDRAM (168 контактов и две выемки на разъеме). DDR SDRAM также работает при низком стандартном напряжении (2,5 В от 3,3 В), предотвращая обратную совместимость с SDR SDRAM.

Время доступа

Технология DDR

В определенный момент производители памяти столкнулись с проблемой дальнейшего повышения скорости работы памяти. Чипы памяти не могли работать на большей частоте. Можно было бы поставить побольше чипов, увеличив разрядность модуля памяти, но это значительно повысило бы стоимость производства материнских плат. И тогда было найдено решение. Заключалось оно в том, чтобы увеличить ширину шины внутри самого чипа, оставив его работать на прежней частоте, а данные забирать и доставлять по шине с удвоенной частотой и прежней шириной. Но помимо этого было сделано еще одно нововведение – данные стали передаваться по обоим фронтам тактового сигнала, или на понятном конечному юзеру языке – «два раза за такт».

Затем данные адреса попадают в декодеры банка, строки и столбца (для каждого декодер свой). Выбирается нужный банк, затем строка считывается в усилители (sense amplifiers). После этого, для нашего модуля с чипами с разрядностью x4 выбирается 8 бит – это и есть проявление внутренней удвоенной ширины шины. Они разделяются на два блока по 4 бита, затем данные попадают на мультиплексор, который их выставляет по очереди согласно одной из адресных линий столбца, служащих для этой цели. Далее эти данные попадают к отправителю сигнала, где они уже на внешней частоте с удвоенной частотой передачи (DDR) попадают на шину данных. Точно так же данные принимаются – попадают в приемник сигнала, делятся по двум каналам и записываются одним блоком большей разрядности (в нашем случае это 8 бит из двух внешних 4-битных блоков). Опять же, порядок следования выбирается исходя из одной из выделенных для этого линий адреса столбца. Называется такое устройство архитектурой 2n prefetch, где n – показатель степени двойки, обозначающий поколение DDR.

Тайминги

Стоит также заметить, что оперативная память не может работать с бесконечной скоростью, как, впрочем, и ничто другое. На выполнение любых операций ей требуется время. На что-то – больше, на что-то – меньше. Называется это время по-английски timings, то есть тайминги или задержки. Они задаются в тактах шины памяти. Отсюда может стать ясно, почему растут тайминги с каждым поколением DDR – частота чипа практически не меняется, стало быть, и время выполнения им операций – тоже, зато частота шины меняется в разы. А потому и время одного такта уменьшается. То есть за время выполнения команды в наносекундах более высокочастотная шина успевает «натикать» больше, поэтому больше тактов ей приходится ожидать. Но абсолютные значения задержек не растут. Тайминги являются очень большой темой из области оперативной памяти. Желающие могут ознакомиться с моей статьей «Что такое тайминги?», посвященной им, по адресу .

Добавлю, что частота чипа от поколения к поколению менялась весьма незначительно. Речь идет только о частотах, сертифицированных организацией JEDEC, принимающей стандарты оперативной памяти. JEDEC весьма неохотно сертифицирует новые частоты, а производители хотят заработать побольше денег, разгоняя у себя на заводах модули памяти, которые иначе можно было бы купить за меньшие деньги. Иными словами, зачастую они разгоняют память за твои же деньги. Так, несмотря на фразы про то, что вот-вот сертифицируют SDRAM PC166, а затем и PC200, последней официальной осталась частота в 133 МГц. Для DDR это была скорость DDR400. DDR2-800 долгое время была максимумом для второго поколения памяти с технологией DDR, но в ноябре прошлого года организация приняла дополнение к стандарту, узаконившее DDR2-1066, хотя уже очень многие разгоняли память до частот DDR2-1200 и выше. Для DDR3 максимумом на данный момент является DDR3-1600, хотя уже полным ходом идут разговоры про принятие DDR3-2000. Что ж, только время покажет, поддастся ли JEDEC на уговоры.

Читайте также: